專利名稱：用于限制反向基極－發(fā)射極電壓的動(dòng)態(tài)方法
技術(shù)領(lǐng)域：
β降級(jí)現(xiàn)象是雙極晶體管對(duì)應(yīng)力(stress)的響應(yīng)。雙極晶體管是三端子放大設(shè)備，其端子被稱為基級(jí)、集電極和發(fā)射極。在形成基極和集電極的材料之間以及在形成基極和發(fā)射極的材料之間存在結(jié)。增益量，即設(shè)備的放大因子有多大，被稱為β，因此響應(yīng)于應(yīng)力的增益降級(jí)被稱為β降級(jí)。
當(dāng)雙極晶體管由反向Vbe電壓來(lái)施以應(yīng)力時(shí)，出現(xiàn)β降級(jí)現(xiàn)象，所述反向Vbe電壓處于零伏和雙極晶體管基極-發(fā)射極結(jié)的反向擊穿電壓之間的范圍。當(dāng)以處于零伏和在其出現(xiàn)反向擊穿即齊納擊穿的電壓之間的電壓而被反向偏置時(shí)，晶體管結(jié)將展現(xiàn)小的反向泄漏電流。該反向泄漏電流或反向傳導(dǎo)導(dǎo)致對(duì)覆蓋在結(jié)上的氧化物的熱載流子引發(fā)的氧化物損壞，導(dǎo)致β降級(jí)和增加的噪聲。熱載流子引發(fā)的氧化物損壞導(dǎo)致電子遷移進(jìn)入氧化物，產(chǎn)生所不希望的附加電流路徑，降低擊穿電壓并且導(dǎo)致噪聲的增加。β降級(jí)出現(xiàn)的電壓范圍及工作被視為正常的電壓范圍取決于用來(lái)制造雙極晶體管的工藝。
雖然許多電路的設(shè)計(jì)不產(chǎn)生導(dǎo)致β降級(jí)的在基極-發(fā)射極結(jié)之上的電壓Vbe，但是存在于正常電路工作期間將出現(xiàn)該問(wèn)題的其它電路。這樣的電路的一個(gè)實(shí)例是圖1A中所示的視頻多路復(fù)用器電路。另一實(shí)例被示于圖1B中。雖然當(dāng)本發(fā)明實(shí)施例的方面應(yīng)用于圖1A的電路時(shí)其將被加以說(shuō)明，且圖1A及圖1B二者是反饋連接，但是將可以看出本發(fā)明方面的實(shí)施例并不被如此限制。
圖1A的跨導(dǎo)多路復(fù)用器包括第一跨導(dǎo)輸入放大器101和第二跨導(dǎo)輸入放大器102，其輸出在加法結(jié)103被組合且被放大器104轉(zhuǎn)換成輸出電壓vo。輸出電壓vo被分別反饋到輸入跨導(dǎo)放大器101和102的輸入VNA和VNB。
每個(gè)輸入跨導(dǎo)放大器101和102是差動(dòng)晶體管放大器。傳統(tǒng)地，差動(dòng)晶體管放大器包括差動(dòng)的雙極晶體管對(duì)，其在發(fā)射極被系于電流源，所述差動(dòng)對(duì)依賴于差動(dòng)輸入電壓而將電流導(dǎo)引通過(guò)差動(dòng)對(duì)的集電極到達(dá)電路的一個(gè)或另一個(gè)支路(leg)。使用其它的晶體管類型，如JFET、MOSFET等，也可構(gòu)建差動(dòng)晶體管放大器。在所示的時(shí)間點(diǎn)，輸入跨導(dǎo)放大器101由電流源105使能(enalbe)，同時(shí)輸入跨導(dǎo)放大器102由電流源106禁止(disable)。在其它時(shí)間點(diǎn)，輸入跨導(dǎo)放大器101可由電流源105禁止，而輸入跨導(dǎo)放大器102可由電流源106使能，或輸入跨導(dǎo)放大器101以及102兩者可由其相應(yīng)的電流源105和106禁止。由于使放大器104與被使能的輸入跨導(dǎo)放大器101的組合成為電壓跟隨器的反饋連接，基本上等于被施加到輸入跨導(dǎo)放大器101的端子VPA的輸入電壓va的電壓作為輸出電壓vo而產(chǎn)生。然而，施加到被禁止的輸入跨導(dǎo)放大器102的輸入端子VPB的第二輸入跨導(dǎo)放大器102的輸入vb獨(dú)立于且可基本上不同于輸出電壓vo。
在圖1B的電路中不同的反饋路徑是有效的，但是到至少一個(gè)跨導(dǎo)放大器輸入級(jí)的輸入相去甚遠(yuǎn)的結(jié)果保持相同。事實(shí)上，在包括差動(dòng)對(duì)的跨導(dǎo)級(jí)中，不管是什么機(jī)構(gòu)導(dǎo)致輸入極為不同，但它們不同的事實(shí)引起所討論的問(wèn)題。
圖2是放大器101和102之一的示意圖。從該示意圖中可看出輸入跨導(dǎo)放大器102的輸入端子VPB和VNB之間的大電壓可足夠大以致于基本上加應(yīng)力于包括輸入跨導(dǎo)放大器102的差動(dòng)電路的晶體管。例如，如果使在VN的電壓達(dá)到高電平，即例如+1.5V，而使在VP的電壓達(dá)到低電平，即例如-1.5V，則3V的輸入被分布到與晶體管Q8和Q6并聯(lián)的晶體管Q7和Q5、RD、以及與晶體管Q4和Q2并聯(lián)的晶體管Q3和Q1之上，主要作為晶體管Q7、Q6、Q3和Q2上的反向Vbe。

發(fā)明內(nèi)容
在具有被多路復(fù)用到具有輸出的共用輸出級(jí)的兩個(gè)輸入級(jí)的電路中，所述兩個(gè)輸入級(jí)之一包括具有基極、集電極和發(fā)射極的晶體管；當(dāng)所述兩個(gè)輸入級(jí)之一被禁止時(shí)保護(hù)晶體管免受β降級(jí)的方法包括對(duì)于施加到所述兩個(gè)輸入級(jí)之一的第一電壓范圍，將基級(jí)箝位到基本上固定的電壓；以及對(duì)于被施加到所述兩個(gè)輸入級(jí)之一的第二電壓范圍，將基極自舉(bootstrap)到跟隨輸出的電壓。所述方法可進(jìn)一步包括通過(guò)串聯(lián)電阻將參考電壓施加到具有連接到基極的輸出的緩沖器放大器。所述方法還可進(jìn)一步包括將電流注入串聯(lián)電阻中，所注入的電流與施加到兩個(gè)輸入級(jí)之一的電壓成比例。所述方法甚至還可進(jìn)一步包括通過(guò)使用運(yùn)算跨導(dǎo)放大器來(lái)仿真大電阻器而提供串聯(lián)電阻?？商鎿Q地，所述方法可進(jìn)一步包括限定第一電壓范圍及固定電壓，使得晶體管的反向Vbe永不超過(guò)可觀察到β降級(jí)的電壓。
可替換地，保護(hù)具有通過(guò)有限阻抗而連接到輸入電壓的基極、集電極和發(fā)射極的晶體管的方法可包括當(dāng)輸入電壓在第二電壓范圍內(nèi)時(shí)以一偏移將基極自舉到跟隨輸入電壓的電壓。該方法可進(jìn)一步包括通過(guò)串聯(lián)電阻向具有被連接到基極的輸出的緩沖放大器來(lái)施加參考電壓。該方法還可進(jìn)一步包括向串聯(lián)電阻注入電流，所注入的電流與施加到兩個(gè)輸入級(jí)之一的電壓成比例。該方法甚至還可進(jìn)一步包括通過(guò)使用運(yùn)算跨導(dǎo)放大器來(lái)仿真大電阻器而提供串聯(lián)電阻?？商鎿Q地，該方法還可進(jìn)一步包括限定第一電壓范圍及固定電壓，使得晶體管的反向Vbe永不超過(guò)可觀察到β降級(jí)的電壓。
具有通過(guò)有限阻抗而與其連接的輸入電壓的電路可包括具有基極、集電極和發(fā)射極的晶體管；比較器，具有比較器輸出且具有被連接在基極和輸入電壓之間的輸入；箝位電路，具有被連接到基極的輸出及通過(guò)串聯(lián)電阻被連接到箝位參考電壓的輸入；以及響應(yīng)于比較器輸出的自舉電路，所述自舉電路具有將可變電流注入串聯(lián)電阻中的輸出，將箝位電路的行為從固定電壓箝位改變?yōu)楦S器。所述電路可進(jìn)一步包括被連接以提供串聯(lián)電阻的運(yùn)算跨導(dǎo)放大器。所述電路還進(jìn)一步包括產(chǎn)生可變電流的跨導(dǎo)放大器；以及操作性地被連接以將可變電流反射入串聯(lián)電阻中的電流鏡。


在附圖中，在各圖中示出的每個(gè)相同或接近相同的部件由相似的數(shù)字來(lái)表示。出于清晰的目的，并不是每個(gè)部件可被標(biāo)注在每個(gè)附圖中。在附圖中圖1A是被切換的輸入跨導(dǎo)多路復(fù)用器的框圖，其將被用來(lái)說(shuō)明晶體管中的β降級(jí)問(wèn)題及對(duì)其的解決辦法；圖1B是說(shuō)明β降級(jí)的具有輸入跨導(dǎo)放大器的另一電路的框圖；圖2是圖1的被禁止的跨導(dǎo)輸入級(jí)的簡(jiǎn)化示意圖，其中β降級(jí)問(wèn)題發(fā)生且得到解決；圖3是根據(jù)本發(fā)明的一些方面而被添加到圖2電路的電路的功能框圖；圖4是根據(jù)本發(fā)明的一些方面而被添加到圖2電路中的可替換電路的功能框圖；圖5是本發(fā)明方面的一個(gè)實(shí)施例的電路框圖；圖6是本發(fā)明方面的另一實(shí)施例的電路框圖；圖7是對(duì)圖6拓?fù)浼右愿倪M(jìn)的電路框圖；圖8是添加有如圖7中所示電路的圖2電路部分的電路框圖；
圖9是可使用本發(fā)明實(shí)施例的方面而實(shí)現(xiàn)的通用傳遞函數(shù)的圖；圖10是對(duì)圖8電路加以改進(jìn)的電路框圖；圖11是圖10電路的詳細(xì)框圖；圖12是圖11電路的更詳細(xì)的電路示意圖；圖13是圖11和12的具有斷點(diǎn)對(duì)準(zhǔn)的箝位/自舉電路的傳遞函數(shù)的圖；以及圖14是圖11和12的箝位/自舉電路的可替換傳遞函數(shù)的圖，其中在每個(gè)傳遞函數(shù)中僅一個(gè)斷點(diǎn)。
具體實(shí)施例方式
結(jié)合附圖，在閱讀以下本發(fā)明方面的各種實(shí)施例的詳細(xì)說(shuō)明時(shí)，本發(fā)明將得到更好的理解。所述的本發(fā)明特定方面和實(shí)施例涉及在此背景中所述的圖1A中的兩輸入的跨導(dǎo)多路復(fù)用器。然而，正如本技術(shù)領(lǐng)域技術(shù)人員將理解的，本發(fā)明并不被局限于該應(yīng)用。對(duì)于被用于所述方法和電路均適用的電路中的β降級(jí)可成為問(wèn)題的任何晶體管，例如圖1B電路和其它電路中的那些晶體管，通過(guò)應(yīng)用本發(fā)明的適當(dāng)方面可得到保護(hù)。在圖1A和1B中所示的電路僅是非限制性的實(shí)例。并聯(lián)輸入塊(例如圖1A，輸入放大器101和102)的數(shù)目及在每個(gè)輸入塊內(nèi)增益級(jí)的數(shù)目可被改變，包括使用兩個(gè)或多個(gè)輸入塊以及在每個(gè)輸入塊內(nèi)使用兩個(gè)或多個(gè)增益級(jí)。
簡(jiǎn)而言之，參考圖1A，通過(guò)其本發(fā)明實(shí)施例方面的原理將被說(shuō)明的跨導(dǎo)多路復(fù)用器包括第一跨導(dǎo)輸入放大器101和第二跨導(dǎo)輸入放大器102，其輸出在加法結(jié)103被組合且由放大器104轉(zhuǎn)換成輸出電壓vo。輸出電壓vo被分別反饋到輸入跨導(dǎo)放大器101和102的輸入VNA和VNB。
每個(gè)輸入跨導(dǎo)放大器101和102是差動(dòng)晶體管放大器。傳統(tǒng)地，差動(dòng)晶體管放大器包括差動(dòng)的雙極晶體管對(duì)，其在發(fā)射極被系于電流源，所述差動(dòng)對(duì)依賴于差動(dòng)的輸入電壓而將電流導(dǎo)引通過(guò)差動(dòng)對(duì)的集電極到電路的一個(gè)或另一個(gè)支路。使用其它的晶體管類型，如JFET、MOSFET等，也可以構(gòu)建差動(dòng)晶體管放大器。下面，進(jìn)一步詳細(xì)地說(shuō)明放大器101和102及其差動(dòng)對(duì)。在所示的時(shí)間點(diǎn)，輸入跨導(dǎo)放大器101被電流源105使能，同時(shí)輸入跨導(dǎo)放大器102被電流源106禁止。在其它時(shí)間點(diǎn)，輸入跨導(dǎo)放大器101可被電流源105禁止，而輸入跨導(dǎo)放大器102可被電流源106使能，或輸入跨導(dǎo)放大器101以及102兩者可被其相應(yīng)的電流源105和106禁止。由于使放大器104與被使能的輸入跨導(dǎo)放大器101的組合成為電壓跟隨器的反饋連接，基本上等于施加到輸入跨導(dǎo)放大器101的端子VPA的輸入電壓va的電壓作為輸出電壓vo而產(chǎn)生。然而，施加到被禁止的輸入跨導(dǎo)放大器102的輸入端子VPB的第二輸入跨導(dǎo)放大器102的輸入vb獨(dú)立于且可基本上不同于輸出電壓vo。因此，輸入跨導(dǎo)放大器102的輸入端子VPB和VNB之間的電壓可足夠大以致基本上加應(yīng)力于包括輸入跨導(dǎo)放大器102的差動(dòng)電路的晶體管上。這將聯(lián)系圖2進(jìn)一步加以解釋。
圖2中所示且用作非限制性實(shí)例來(lái)說(shuō)明本發(fā)明實(shí)施例方面的輸入跨導(dǎo)放大器可被理解為兩個(gè)差動(dòng)放大器，一個(gè)堆疊(stack)在另一個(gè)上。頂部的差動(dòng)對(duì)由晶體管Q3和Q5所形成。底部的差動(dòng)對(duì)由晶體管Q4和Q6所形成。在所示的堆疊配置中，通常向每個(gè)差動(dòng)對(duì)的發(fā)射極供應(yīng)電流的電流源已經(jīng)被設(shè)置成彼此相等。因此，在所示電路的這個(gè)部分中，它們從數(shù)學(xué)上互相抵消，并且沒(méi)有電流源被需要或出現(xiàn)。
使其集電極系到VEE且由Q103偏置的晶體管Q1為跟隨器，其使施加到端子VP的正輸入電壓在其被施加到Q3的基極之前電平移動(dòng)(levelshift)，使得在Q3發(fā)射極的電壓跟蹤在正輸入VP的電壓。同樣地，使其集電極系到VCC且由Q104偏置的Q2是跟隨器，其使施加到Q4基極的正輸入VP的電壓電平移動(dòng)，以使在Q4發(fā)射極的電壓也跟蹤在正輸入端子VP的電壓。當(dāng)然，Q3和Q4的發(fā)射極在節(jié)點(diǎn)VPI被系在一起。在電路的負(fù)輸入側(cè)類似的設(shè)置被構(gòu)建如下。施加到負(fù)輸入端子VN的輸入電壓通過(guò)跟隨器晶體管Q7和Q8被電平移動(dòng)，所述Q7和Q8分別使其集電極系于VEE和VCC且由晶體管Q105和Q106所偏置。然后結(jié)果的經(jīng)電平移動(dòng)的輸入被分別被施加到晶體管Q5和Q6的基極。由此Q5和Q6的發(fā)射極攜帶跟蹤在負(fù)輸入端子VN的電壓的電壓。在正輸入端子VP的電壓與在負(fù)輸入端子VN的電壓之差因此在電阻器RD之上被拷貝，由此產(chǎn)生通過(guò)電阻器RD的與差動(dòng)輸入電壓成比例的電流。該電流通過(guò)端子IPU、IPD、INU和IND被攜帶到多路復(fù)用器的下一級(jí)，這里它作為那些端子之間的電流差而顯現(xiàn)。
如圖1A中所示，在輸入端子VNA的電壓是多路復(fù)用器的輸出電壓vo。因此，如果圖2中所示的放大器已經(jīng)被使能(例如，它表示輸入跨導(dǎo)放大器101，圖1A)，則施加到輸入端子VN(圖1A，VNA)的電壓將緊密跟蹤施加到輸入端子VP(圖1A，VPA)的電壓。因此，被使能的放大器的所有晶體管將工作于正向激活狀態(tài)(forward active regime)。
當(dāng)?shù)捷斎?跨導(dǎo)級(jí)的輸出DC傳遞函數(shù)的輸入被降低到基本上為零時(shí)，所述級(jí)被視為“被禁止”。針對(duì)在級(jí)輸入處的所有可允許電壓，通過(guò)迫使所有級(jí)晶體管進(jìn)入截止?fàn)顟B(tài)(cut-off regime)，則可實(shí)現(xiàn)如圖2中所示的輸入級(jí)的禁止。通過(guò)迫使所有晶體管進(jìn)入截止?fàn)顟B(tài)而禁止輸入級(jí)，可反向偏置包括所述級(jí)的一個(gè)或多個(gè)單獨(dú)設(shè)備的基極-發(fā)射極結(jié)。此外，對(duì)于可允許輸入電壓的一些子集，所述單獨(dú)設(shè)備可經(jīng)歷反向Vbe應(yīng)力。通過(guò)將Q3和Q4的基極之間的電壓以及Q5和Q6的基極之間的電壓分別降低到基本上小于兩個(gè)前向VbeS，圖2中所示的跨導(dǎo)級(jí)可被禁止。此外，必須對(duì)晶體管Q3至Q6的基極處的電壓加以選擇，以使晶體管Q3至Q6保持在截止?fàn)顟B(tài)。理想的是使晶體管Q1、Q2、Q7和Q8也保持工作于截止?fàn)顟B(tài)中。
如果圖2中所示的放大器被禁止(例如，它表示輸入跨導(dǎo)放大器102，圖1A)，則施加到端子VN(圖1A，VNB)的輸入電壓可是電路的任何有效輸入電壓，而施加到端子VP(圖1A，VPB)的輸入電壓可是電路的任何其它有效的輸入電壓。對(duì)于大多數(shù)實(shí)際電路中的至少一些晶體管，在端子VP和VN的電壓差可與可允許輸入電壓的全范圍一樣大，導(dǎo)致基本上反向的基極-發(fā)射極電壓，其在此被稱為反向Vbe。以這種方式被加應(yīng)力的晶體管可包括一個(gè)或多個(gè)晶體管Q1、Q2、Q3、Q4、Q5、Q6、Q7和Q8。哪個(gè)晶體管將見(jiàn)到應(yīng)激子(stressor)反向Vbe取決于所施加的輸入電壓。
根據(jù)本發(fā)明實(shí)施例的方面，所希望的是將出現(xiàn)在一個(gè)或多個(gè)受影響晶體管的發(fā)射極上的電壓作為被施加到一個(gè)或多個(gè)輸入節(jié)點(diǎn)上的電壓的函數(shù)來(lái)調(diào)制。所述函數(shù)應(yīng)該加以選擇以將引起β降級(jí)的電壓范圍中的工作最小化或消除。過(guò)去已經(jīng)嘗試的函數(shù)包括簡(jiǎn)單的箝位和簡(jiǎn)單的自舉。簡(jiǎn)單的箝位迫使受影響的晶體管的發(fā)射極或另一端子到一固定電壓。相對(duì)照，簡(jiǎn)單的自舉迫使受到影響的晶體管的發(fā)射極或另一端子跟蹤所述端子被自舉至其的信號(hào)，如輸入信號(hào)。對(duì)于那些相同的應(yīng)用，簡(jiǎn)單的箝位不允許輸入電壓足夠?qū)挼姆秶菍?duì)于至少一些應(yīng)用，簡(jiǎn)單的自舉函數(shù)允許不可接受地高度的串?dāng)_。因此，這些函數(shù)中的任何一個(gè)都不可接受。
圖2中的示例電路包括內(nèi)部的晶體管差動(dòng)對(duì)以及外部的發(fā)射極跟隨器晶體管。在其中一個(gè)外部發(fā)射極跟隨器正被示出的每個(gè)位置中，所述電路可替換地可包括多個(gè)發(fā)射極跟隨器晶體管鏈。施加到這樣電路中的一個(gè)或多個(gè)晶體管發(fā)射極的函數(shù)應(yīng)該加以選擇以足夠地分配反向Vbe的應(yīng)力，以使權(quán)利要求中的晶體管包括內(nèi)部晶體管不遭受β降級(jí)。
因此，如圖3和4中所示，根據(jù)本發(fā)明實(shí)施例的各個(gè)方面，電路可被添加到圖2中所示的跨導(dǎo)放大器級(jí)上，以控制在分別對(duì)應(yīng)于晶體管Q3、Q4、Q5和Q6的基極端子的晶體管Q1、Q2、Q7和Q8的發(fā)射級(jí)端子處的電壓。輸入電壓VP的函數(shù)f(VP)和g(VP)防止顯著(significant)信號(hào)傳輸通過(guò)輸入晶體管(例如，圖2；Q1、Q2、Q3和Q4)，同時(shí)還防止任何輸入晶體管(圖2Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8)進(jìn)入其中β降級(jí)或更糟的可能出現(xiàn)的工作區(qū)域。函數(shù)f(VP)和g(VP)可以被直接實(shí)施，或可被分解成h(VP)、f′(h(VP))和g′(h(VP))，如圖4中所示。該分割有利于簡(jiǎn)化本發(fā)明方面的實(shí)施例。
參考圖5-9，我們現(xiàn)在討論如何獲得圖3和4中所示的函數(shù)。
圖5B示出體現(xiàn)本發(fā)明方面的電路，其產(chǎn)生兩-部分(two-part)的傳遞函數(shù)，即具有單斷點(diǎn)的一個(gè)。開(kāi)關(guān)S1和S2應(yīng)該被假設(shè)為理想的，其中當(dāng)柵極信號(hào)為T(mén)URE時(shí)每個(gè)開(kāi)關(guān)閉合，且當(dāng)柵極信號(hào)為FALSE時(shí)其斷開(kāi)。
圖6B中所示的體現(xiàn)本發(fā)明方面的另一電路具有兩個(gè)比較器601、602及三個(gè)開(kāi)關(guān)S61、S62、S63，其被設(shè)置在雙斷點(diǎn)發(fā)生器603中以產(chǎn)生三-部分(three-part)的傳遞函數(shù)，即具有兩個(gè)斷點(diǎn)的一個(gè)。開(kāi)關(guān)S61由比較器601的輸出1控制，而開(kāi)關(guān)S63由比較器602的輸出2控制。開(kāi)關(guān)S62由組合(1∩2)控制。因此，電壓Vx遵循下述等式Vx=VC1∀vp≤vb1,VC2∀vb1≤vpvb2,VC3∀vb2≤vp.]]>及對(duì)圖6B中電路的改進(jìn)示于圖7中。該電路701使用偏移電壓vos1和vos3，以使輸入VC1和VC3與成比例，但從Vp偏移。為了降低串?dāng)_，VC2保持恒定。VC1和VC3被控制成與Vp成比例以使晶體管Q1、Q2、Q3和Q4保持在安全的工作區(qū)域。
如圖8中所示，圖7中所示的電路701的兩個(gè)拷貝701a、701b和概念被采用，一個(gè)電路701a用來(lái)保護(hù)上部晶體管(圖2，Q1和Q3)以及一個(gè)電路701b用來(lái)保護(hù)下部晶體管(圖2，Q2和Q3)。結(jié)果的傳遞函數(shù)以概括的形式被示于圖9中。
如由圖10B的電路所示，可進(jìn)行簡(jiǎn)化，其中圖9的四個(gè)斷點(diǎn)被重迭成兩個(gè)斷點(diǎn)。然后需要僅一個(gè)主函數(shù)發(fā)生器電路603。
與更具體的實(shí)施例相聯(lián)系的圖10B中所示的拓?fù)浔桓敿?xì)地示于圖11B中。圖11B僅示出差動(dòng)跨導(dǎo)放大器的正輸入的一半1101。正如普通技術(shù)人員將理解的，如果需要且環(huán)境允許，相似電路和原理被應(yīng)用到差動(dòng)跨導(dǎo)放大器的負(fù)輸入側(cè)。當(dāng)跨導(dǎo)放大器被禁止時(shí)，具有兩個(gè)模式的保護(hù)電路被使用。保護(hù)電路可從參考電壓源接收電壓Vref，并且可包括由通過(guò)偏移電壓VOS1和VOS2的輸入VP所驅(qū)動(dòng)且由比較器1103a、1103b所控制的運(yùn)算跨導(dǎo)放大器(OTA)1102a、1102b及大的有效電阻Rlarge。當(dāng)使用于箝位模式中時(shí)，保護(hù)電路迫使Q5和Q6的基極為等于Vref的電壓。當(dāng)在自舉模式中時(shí)，通過(guò)由使能信號(hào)1和2所選擇的OTA 1102a和1102b，保護(hù)電路的輸出可被改變。當(dāng)在箝位模式中時(shí)，信號(hào)1和2取消選擇兩個(gè)OTA，產(chǎn)生恒定的、優(yōu)選地為零的輸出電流。當(dāng)在自舉模式中時(shí)，OTA1102a和1102b產(chǎn)生隨輸入電壓vp變化的輸出電流。
被詳細(xì)地示于圖12中的圖11B的示范性保護(hù)電路被配置成產(chǎn)生傳遞函數(shù)，如與圖13相聯(lián)系所解釋的，其將Q3和Q4的的基極箝位在接近電位(potential)輸入電壓范圍中心的輸入電壓范圍之上，但是其將Q3和Q4的基極自舉在中心范圍之外。如也在下面所解釋的，其它的傳遞函數(shù)也是可能的。通過(guò)將電流注入攜帶電壓Vclamp的節(jié)點(diǎn)以使其跟蹤輸入，自舉功能得以實(shí)現(xiàn)。正如在下面的圖11的更詳細(xì)描述中可見(jiàn)的，比較器1103a和1103b、OTA 1102a和1102b以及電阻的功能1101可以被重新分配為感測(cè)堆1201a和1201b以及合并的OTA和大的有效電阻(LER)1202。
在箝位模式期間，串?dāng)_被最小化，因?yàn)轶槲环乐贡唤沟妮斎肟鐚?dǎo)放大器的輸入出現(xiàn)在晶體管Q3和Q4的固有電容之上，其應(yīng)該處于“off”狀態(tài)。
在自舉模式期間，任何串?dāng)_被限制為超過(guò)在箝位范圍之上的輸入電壓。自舉模式將保護(hù)范圍延伸到電位輸入電壓的全范圍。
箝位模式在其之上延伸的輸入電壓范圍可在可允許的輸入電壓范圍內(nèi)居中，其中對(duì)于高于箝位模式范圍的電壓以及對(duì)于低于箝位模式范圍的電壓，則進(jìn)入自舉模式?？商鎿Q地，箝位模式范圍可被偏移到可允許輸入電壓范圍的一側(cè)或另一側(cè)，使對(duì)于其進(jìn)入自舉模式的電壓范圍僅留在箝位模式的一側(cè)上。后一設(shè)計(jì)的實(shí)施可比前者簡(jiǎn)單。然而，前一設(shè)計(jì)允許箝位模式在潛在電位電壓范圍的最大且最有用部分上延伸。
現(xiàn)在說(shuō)明圖12的詳細(xì)電路示意圖，同時(shí)還參考圖11，以使提供圖11框圖函數(shù)的電路元件可容易地看出。
基本輸入跨導(dǎo)放大器正輸入分支1101如前由晶體管Q1、Q2、Q3和Q4組成。晶體管Q1和Q2如下配置。晶體管Q3是差動(dòng)對(duì)的一半，其與Q5(未示出)一起形成上述的頂部差動(dòng)對(duì)。晶體管Q4是差動(dòng)對(duì)的一半，其與Q6(未示出)一起形成上面所討論的底部差動(dòng)對(duì)。晶體管Q4是差動(dòng)對(duì)的一半，其與Q6(未示出)一起形成上述的底部差動(dòng)對(duì)。差動(dòng)對(duì)Q15和Q16包括合并的OTA/LER 1202。到OTA/LER 1202的一個(gè)輸入是源自參考電壓Vref的電壓V2。如上所述，兩個(gè)電流鏡依賴于模式來(lái)修正OTA/LER 1202的輸出。一個(gè)電流鏡由晶體管Q11和Q13組成，另一個(gè)由晶體管Q12和Q14組成。由晶體管Q11和Q13所組成的電流鏡被設(shè)置成由OTA/LER 1202通過(guò)為輸出節(jié)點(diǎn)提供附加電流來(lái)增加電流輸出，而晶體管Q12和Q14的電流鏡被設(shè)置成由OTA/LER 1202通過(guò)汲入(sink)來(lái)自輸出節(jié)點(diǎn)的額外電流來(lái)降低電流輸出。電流鏡每個(gè)分別由感測(cè)堆1201a和1201b來(lái)控制?？刂朴删w管Q11和Q13所組成的電流鏡1203a的感測(cè)堆1201a包括由晶體管Q9和D1所偏置的輸入晶體管Q7。類似地，控制電流鏡1203b的感測(cè)堆1201b包括被晶體管Q10和D2所偏置的輸入晶體管Q8。任何其它適合的無(wú)源或有源閾電路可被使用，取代所示出的感測(cè)堆，假設(shè)它執(zhí)行所希望的閾函數(shù)。例如，在一些環(huán)境下，二極管可足以提供閾函數(shù)，或更復(fù)雜的電路可提供有利的特征。
通過(guò)適合地設(shè)定每個(gè)感測(cè)堆的閾，并且通過(guò)適合地選擇偏移電壓，可以獲得圖13的傳遞函數(shù)。線1301和1302表示在VP以及晶體管Q4基極的電壓的可接受的運(yùn)算限制。因此，允許用于晶體管Q4的偏移1303、斷點(diǎn)1304和1305被選擇以使在Q4基極的電壓保持在可接受的限制內(nèi)。同樣，線1306和1307對(duì)于電壓VP和晶體管Q3基極處的電壓的組合而限定可接受的限制。雖然由于一個(gè)是PNP晶體管而另一個(gè)是NPN晶體管，在極限之間電壓VP的范圍在晶體管Q3和Q4之間可是不同的，但是箝位和自舉傳遞函數(shù)的VP斷點(diǎn)1308和1309與斷點(diǎn)1308和1309的Vp對(duì)準(zhǔn)，以便于簡(jiǎn)化所需的兩個(gè)比較器電路的參考電壓和輸入結(jié)構(gòu)。結(jié)果，僅一個(gè)參考電壓VRX被需要，并且如所述的，Q7、Q8、Q9、Q10、D1和D2的簡(jiǎn)單感測(cè)堆結(jié)構(gòu)提供用于控制模式的有效電路。
在可替換的設(shè)計(jì)中，如上所述，可使用單個(gè)斷點(diǎn)，如圖14A所示。產(chǎn)生該單個(gè)斷點(diǎn)設(shè)計(jì)的電路拓?fù)浠旧吓c上述產(chǎn)生兩個(gè)斷點(diǎn)設(shè)計(jì)的電路拓?fù)湎嗤?。所選擇的傳遞函數(shù)可取決于所允許的串?dāng)_度以及在其之上需要保護(hù)的電壓范圍等。一個(gè)可能的準(zhǔn)則是在所期待的輸入電壓的最常用范圍之上使用箝位模式，而傳遞函數(shù)總體上被設(shè)置成可在所期待的輸入電壓的整個(gè)范圍之上獲得。應(yīng)該注意的是對(duì)于在輸入電壓的任何任意范圍之上的一個(gè)輸入增益級(jí)，如圖13中所示，具有兩個(gè)斷點(diǎn)的傳遞函數(shù)在理論上可獲得，而對(duì)于落在范圍1410內(nèi)的電壓，圖14B的傳遞函數(shù)超過(guò)可接受的反向Vbe限制。因此，如果輸入電壓VP的范圍被限制到小于電壓1411，則如圖14B中所示的傳遞函數(shù)是僅可接受的。甚至使用圖13中所示的傳遞函數(shù)，足夠大的輸入電壓將引起一些輸入級(jí)擊穿。輸入級(jí)及其保護(hù)電路可以被級(jí)聯(lián)以將被保護(hù)的范圍和有用的輸入電壓加寬到任何所需要的程度以適應(yīng)輸入電壓所預(yù)期的范圍。
在由此已描述了本發(fā)明至少一個(gè)實(shí)施例的幾個(gè)方面后，應(yīng)理解的是對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)將容易地想到各種變化、修改和改進(jìn)。這種變化、修改和改進(jìn)旨在成為本公開(kāi)的部分，并且旨在處于本發(fā)明的精神和范圍內(nèi)。因而，前述描述和附圖僅為通過(guò)示例的方式的。
權(quán)利要求
1.在具有可被禁止的級(jí)的電路中，所述級(jí)具有第一輸入和第二輸入以及輸出，所述級(jí)包括具有基極、集電極和發(fā)射極的第一晶體管，一種方法包括對(duì)于被施加到所述第一輸入的第一電壓范圍，將所述基極和所述發(fā)射極之一箝位到基本上恒定的電壓；以及對(duì)于被施加到所述第一輸入的第二電壓范圍，將所述基極和所述發(fā)射極之一自舉到與所述第一輸入相關(guān)的電壓。
2.根據(jù)權(quán)利要求1所述的方法，箝位進(jìn)一步包括通過(guò)串聯(lián)電阻將參考電壓施加到具有被連接到所述基極和所述發(fā)射級(jí)之一的輸出的緩沖放大器。
3.根據(jù)權(quán)利要求2所述的方法，自舉進(jìn)一步包括將電流注入所述串聯(lián)電阻中，所注入的電流與被施加到所述第一輸入的電壓相關(guān)。
4.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括通過(guò)使用運(yùn)算跨導(dǎo)放大器而仿真大電阻器來(lái)提供所述串聯(lián)電阻。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括限定所述第一電壓范圍及固定電壓，以使晶體管的反向Vbe永不超過(guò)其中可觀察到β降級(jí)的電壓。
6.一種保護(hù)具有通過(guò)有限阻抗被連接到輸入電壓的基極、集電極和發(fā)射極的晶體管的方法，所述方法包括對(duì)于被施加到所述第一輸入的第一電壓范圍，將所述基極和所述發(fā)射極之一箝位到基本上恒定的電壓；以及當(dāng)所述輸入電壓在第二電壓范圍內(nèi)時(shí)，將所述基極和所述發(fā)射極之一自舉到與所述輸入電壓相關(guān)的電壓。
7.根據(jù)權(quán)利要求6所述的方法，箝位進(jìn)一步包括通過(guò)串聯(lián)電阻將參考電壓施加到具有被連接到所述基極的輸出的緩沖放大器。
8.根據(jù)權(quán)利要求7所述的方法，自舉進(jìn)一步包括將電流注入所述串聯(lián)電阻中，所注入的電流與被施加到所述兩個(gè)輸入級(jí)之一的電壓有關(guān)。
9.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括通過(guò)使用運(yùn)算跨導(dǎo)放大器仿真大電阻器來(lái)提供所述串聯(lián)電阻。
10.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括限定所述第一電壓范圍及固定電壓，以使晶體管的反向Vbe永不超過(guò)可觀察到β降級(jí)的電壓。
11.一種具有連接到其的輸入電壓的電路，所述電路包括具有基極、集電極和發(fā)射極的晶體管；具有輸出及具有被連接到所述輸入電壓的輸入的閾電路；具有輸出和被連接到所述閾電路輸出的輸入的緩沖器及運(yùn)算跨導(dǎo)放大器；以及被連接在所述運(yùn)算跨導(dǎo)放大器和緩沖器的輸出與所述晶體管基極和發(fā)射極之一之間的箝位緩沖器。
12.根據(jù)權(quán)利要求11所述的電路，其中所述運(yùn)算跨導(dǎo)放大器被連接以在參考電壓和所述運(yùn)算跨導(dǎo)放大器與緩沖器的輸出之間提供串聯(lián)電阻。
13.根據(jù)權(quán)利要求12所述的電路，進(jìn)一步包括可操作性地被連接在所述閾電路輸出與所述運(yùn)算跨導(dǎo)放大器之間的電流鏡，以將來(lái)自所述閾結(jié)構(gòu)的可變電流反射入由所述運(yùn)算跨導(dǎo)放大器所提供的串聯(lián)電阻中。
14.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括通過(guò)有源設(shè)備將所述第一輸入連接到所述第一晶體管的基極；通過(guò)另一有源設(shè)備將所述第二輸入連接到第二晶體管的基極；以及將所述輸出限定為在所述第一晶體管和所述第二晶體管中流動(dòng)的電流組合；其中，當(dāng)所述電路被禁止時(shí)輸出基本上被降低為零；以及其中對(duì)于在所述第一輸入和所述第二輸入處的所有有效輸入電壓，所述第一晶體管和所述第二晶體管兩者保持截止；以及所述電路任何兩個(gè)節(jié)點(diǎn)之間的電壓最大絕對(duì)差受到控制，以限制或防止對(duì)其中晶體管的損壞。
15.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括通過(guò)有源設(shè)備將所述第一輸入連接到所述第一晶體管的發(fā)射極；通過(guò)有源設(shè)備將所述第二輸入連接到第二晶體管的發(fā)射極；以及將所述輸出限定為在所述第一晶體管和所述第二晶體管中流動(dòng)的電流組合；其中，當(dāng)所述電路被禁止時(shí)輸出基本上被降低為零；以及其中對(duì)于施加到所述第一輸入和所述第二輸入的所有有效輸入電壓，所述第一晶體管和所述第二晶體管兩者保持截止；以及所述電路任何兩個(gè)節(jié)點(diǎn)之間的最大絕對(duì)差受到控制，以限制或防止對(duì)其中晶體管的損壞。
16.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括通過(guò)第一阻抗將所述第一輸入連接到所述第一晶體管；通過(guò)第二阻抗將所述第二輸入連接到第二晶體管；將所述輸出限定為響應(yīng)于所述第一輸入和所述第二輸入之間的電壓差而流動(dòng)的電流組合；以及當(dāng)被禁止時(shí)，對(duì)于施加到所述第一輸入和所述第二輸入的所有有效輸入電壓，保持所述輸出基本上為零。
17.在具有可被禁止的級(jí)的電路中，所述級(jí)具有輸入和輸出，所述級(jí)包括具有基極、集電極和發(fā)射極的第一晶體管，一種方法包括對(duì)于被施加到所述輸入的第一電壓范圍，將所述基極和所述發(fā)射極之一箝位到基本上恒定的電壓；對(duì)于被施加到所述輸入的第二電壓范圍，將所述基極和所述發(fā)射極之一自舉到與所述輸入相關(guān)的電壓；通過(guò)第一阻抗將所述輸入連接到所述第一晶體管；通過(guò)第二阻抗將所述輸出連接到第二晶體管；以及其中，當(dāng)所述電路被禁止時(shí)，對(duì)于出現(xiàn)在所述輸入和所述輸出處的所有有效電壓，所述第一晶體管和所述第二晶體管保持截止。
18.在具有可被禁止的級(jí)的電路中，所述級(jí)具有第一輸入和第二輸入以及輸出，所述級(jí)包括具有基極、集電極和發(fā)射極的晶體管，一種方法包括對(duì)于被施加到所述兩個(gè)輸入之上的第一電壓范圍，將所述基極和所述發(fā)射極之一箝位到基本上恒定的電壓；以及對(duì)于被施加到所述輸入之上的第二電壓范圍，將所述基極和所述發(fā)射極之一自舉到與所述第一輸入相關(guān)的電壓。
19.在具有可被禁止的級(jí)的電路中，所述級(jí)具有輸入和輸出，所述級(jí)包括具有基極、集電極和發(fā)射極的第一晶體管，一種方法包括通過(guò)第一阻抗將所述輸入連接到所述第一晶體管；通過(guò)第二阻抗將所述輸出連接到第二晶體管；當(dāng)被禁止時(shí)，對(duì)于出現(xiàn)在所述輸入和所述輸出處的所有有效電壓，所述第一晶體管和所述第二晶體管被保持在截止?fàn)顟B(tài)，通過(guò)對(duì)于被施加在所述第一輸入和所述第二輸入之上的電壓范圍，將所述基極和所述發(fā)射極之一箝位到基本上恒定的電壓；以及對(duì)于被施加在所述第一輸入和所述第二輸入之上的第二電壓范圍，將所述基極和所述發(fā)射極之一自舉到與所述第二輸入相關(guān)的電壓。
全文摘要
在具有被多路復(fù)用到具有輸出的共用輸出級(jí)的兩個(gè)輸入級(jí)的電路中，所述兩個(gè)輸入級(jí)之一包括具有基極、集電極和發(fā)射極的晶體管；當(dāng)所述兩個(gè)輸入級(jí)之一被禁止時(shí)保護(hù)晶體管免受β降級(jí)的方法包括對(duì)于施加到所述兩個(gè)輸入級(jí)之一的第一電壓范圍，將基級(jí)箝位到基本上固定的電壓；以及對(duì)于施加到兩個(gè)輸入級(jí)之一的第二電壓范圍，將基極自舉到跟隨輸出的電壓?？商鎿Q地，保護(hù)具有通過(guò)有限阻抗而連接到輸入電壓的基極、集電極和發(fā)射極的晶體管的方法可包括當(dāng)輸入電壓在第二電壓范圍內(nèi)時(shí)，以一偏移將基極自舉到跟隨輸入電壓的電壓。
文檔編號(hào)H03F1/52GK1792031SQ200480013992
公開(kāi)日2006年6月21日 申請(qǐng)日期2004年4月22日 優(yōu)先權(quán)日2003年5月19日
發(fā)明者杰西·R·班克曼, 基莫·Y·F·塔姆 申請(qǐng)人:模擬裝置公司