專利名稱：兩個模塊之間的安全數(shù)據(jù)傳輸?shù)闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及一種在電子元件中安全實現(xiàn)功能模塊的方法。
本發(fā)明還涉及相應(yīng)的電子元件。
術(shù)語“功能模塊”用來指專門執(zhí)行可以是算法的功能的硬件模塊，所述硬件模塊被包含在電子元件中；術(shù)語“功能模塊”也可以是由程序構(gòu)成的軟件模塊，所述程序用于執(zhí)行可以是算法的功能，在電子元件中實現(xiàn)所述軟件模塊。
這樣的元件尤其被使用在其中嚴格控制對服務(wù)或數(shù)據(jù)的訪問的應(yīng)用中，例如密碼應(yīng)用。
這樣的元件具有在微處理器和包含非易失性存儲器的存儲器周圍形成的可編程結(jié)構(gòu)，所述非易失存儲器包含一項或多項保密數(shù)據(jù)；它是適合執(zhí)行任何算法的通用結(jié)構(gòu)。也可以通過“硬件”結(jié)構(gòu)，即具有一個或多個專門執(zhí)行特定計算或執(zhí)行單一算法的協(xié)處理器的結(jié)構(gòu)，來補充這樣的元件，并且所述結(jié)構(gòu)提供了執(zhí)行算法比軟件結(jié)構(gòu)執(zhí)行算法快的優(yōu)點。
例如，當(dāng)算法是被稱為“數(shù)據(jù)加密標(biāo)準(zhǔn)”(DES)(可以用于加密消息)的密鑰加密算法時，執(zhí)行速率是協(xié)處理器執(zhí)行速率的1000倍至10000倍。
這樣的元件可以被用于車載(on-board)或者其它計算機系統(tǒng)。尤其，由于其某些特定應(yīng)用而用于智能卡。例如，這樣的應(yīng)用有數(shù)據(jù)庫訪問應(yīng)用，銀行業(yè)務(wù)應(yīng)用，包含例如SIM卡的移動電話應(yīng)用，例如電視頻道、加汽油或確實通過收費高速公路的遠程支付應(yīng)用。
因此，這樣的元件或這樣的卡執(zhí)行加密算法，用于當(dāng)消息必須保密時加密、驗證或數(shù)字標(biāo)記所述消息。
基于由主機系統(tǒng)(服務(wù)器、自動取款機等)輸入到卡的消息和包含在卡中的保密數(shù)字，卡把經(jīng)驗證或標(biāo)記的所述加密消息發(fā)送回主機系統(tǒng)，由此使得主機系統(tǒng)可能驗證所述元件或卡或交換數(shù)據(jù)。
加密算法的特征(即，執(zhí)行的計算和所用的參數(shù))可以是已知的。唯一未知量是(或多個)保密數(shù)字。這樣的算法的整體安全性在于包含在卡中并且對于卡外界是未知的所述(或多個)保密數(shù)字。僅僅知道輸入的消息和發(fā)回的加密消息不能推斷出保密數(shù)字。通過使用大尺寸的保密數(shù)字可以增加加密算法的數(shù)學(xué)安全性，以使用于計算所述密鑰的理論計算時間對于當(dāng)今的計算裝置來說太長。
不幸地，已經(jīng)發(fā)現(xiàn)，基于當(dāng)元件運行密碼算法時在所述元件外部測量到的物理量值的外部攻擊，使得不誠實的第三方可能發(fā)現(xiàn)包含在所述卡中的一個(或多個)保密數(shù)字或保密數(shù)據(jù)。這樣的攻擊被稱為“側(cè)渠道攻擊”。特別地，所用的物理信號是元件的溫度、電磁輻射、耗電或計算時間。
在這樣的側(cè)渠道攻擊之中，可以提及的是基于一個或可能幾個測量的單功率分析(Single Power Analysis，SPA)攻擊和基于由許多測量而產(chǎn)生的統(tǒng)計分析的差分功率分析(Differential PowerAnalysis，DPA)攻擊。例如，這樣的攻擊使用的事實是，例如，執(zhí)行指令的微處理器和/或協(xié)處理器的電流消耗取決于被處理的指令或數(shù)據(jù)而變化。
還已經(jīng)開發(fā)出通過注入錯誤來攻擊的方法。這樣的方法尤其包括利用激光或光轟擊元件；產(chǎn)生干擾電磁場；將峰值電壓注入元件的電源，或注入異常的時鐘信號或“時鐘假信號”。這種錯誤的作用是破壞密碼算法執(zhí)行中的目標(biāo)部分，這使精確地重現(xiàn)密鑰成為可能。
為了抵御錯誤注入攻擊，第一選擇方案是利用屏幕保護元件或智能卡。這些屏幕證明是不夠的尤其它們可能被繞過或呈現(xiàn)太低的靈敏度而不能保證有效的保護。
用于保護元件或智能卡的第二選擇方案是如果發(fā)生攻擊則使用傳感器來去激勵電路。當(dāng)檢測到錯誤注入攻擊時，可禁止電路或防止騙子執(zhí)行非法操作。
“多軌”編碼方法是眾所周知的，尤其用于檢測錯誤注入并且不傳送電流測量產(chǎn)生的任何信息。“雙軌”(DR)編碼方法是多軌編碼的特定情況。在DR方法中，對于每一個要被編碼的比特通信信道使用兩個通信連接。因此，使用兩個通信連接上的1-0組合編碼0并且使用所述連接上的0-1組合編碼1。因此不管被處理的比特序列怎樣，編碼字的漢明權(quán)總是不變的。檢測到的在一對連接上具有1-1或0-0組合的碼字被與錯誤相關(guān)聯(lián)。
另外，雙軌通常與下面方法相關(guān)聯(lián)在兩個碼字之間，所述組合短暫地經(jīng)歷狀態(tài)0-0。因而，可以令連續(xù)組合之間漢明距離的波動恒定。因此，每對的耗電不隨時間變化。因此，讀取電流的消耗不再給出對于推斷出保密數(shù)字或保密數(shù)據(jù)有用的任何信息。
尤其，所述解決方案受限的缺點是需要多個連接，所述連接的數(shù)量是處理數(shù)據(jù)的比特數(shù)的兩倍。
本發(fā)明解決了上述缺點。因此，本發(fā)明提供一種在電子元件的第一和第二功能模塊之間的連接上以安全的方式傳輸數(shù)據(jù)的方法，所述方法的特征在于它包括下面步驟-由第一模塊將k比特的消息內(nèi)射編碼為呈現(xiàn)常數(shù)漢明權(quán)w的n比特的碼字；-將所述n比特碼字傳輸給第二模塊；-當(dāng)由第二模塊接收的n比特碼字的漢明權(quán)不同于w時，產(chǎn)生錯誤信號；以及-在沒有錯誤信號的情況下解碼所接收的碼字；k、w和n是校驗下面關(guān)系的整數(shù)2k≤Cnw]]>3≤k＜n＜2*k在一個變形中，ABS(2w-n)≤1，其中ABS指絕對值函數(shù)。
在另一個變形中，所述方法還包括當(dāng)呈現(xiàn)漢明權(quán)w的接收碼字不對應(yīng)任何消息時產(chǎn)生錯誤信號的步驟。
在另一個變形中，k＝4且n＝6。
在又一個變形中，編碼幾乎是系統(tǒng)的。
另外可提供動態(tài)的編碼。
在另一個變形中，在電子元件的第一和第二功能模塊之間的連接上以安全的方式進行數(shù)據(jù)字的傳輸，數(shù)據(jù)字由多個并行的k比特消息組成，所述方法特征在于，對于給定字的所有消息并行地執(zhí)行上述定義的步驟。
本發(fā)明還提供一種電子電路，包括-第一模塊，具有用于k比特消息的出口總線，以及編碼器，該編碼器將k比特消息內(nèi)射編碼為具有常數(shù)漢明權(quán)w的n比特的碼字；-第二模塊，具有
-解碼器，其具有n個與編碼器的通信連接，并且用于將接收的n比特碼字解碼為k比特消息；-從解碼器接收消息的入口總線；-發(fā)生器電路，其與解碼器連接并且當(dāng)接收碼字的漢明權(quán)不同于w時，產(chǎn)生錯誤信號；k、w和n是驗證下面關(guān)系的整數(shù)2k≤Cnw]]>3≤k＜n＜2*k在一個變形中，當(dāng)接收的碼字不對應(yīng)任何消息時錯誤信號發(fā)生器電路產(chǎn)生錯誤信號。
在另一個變形中，k＝4且n＝6。
在另一個變形中，編碼器和解碼器各自都具有動態(tài)編碼多路復(fù)用器。
在又一變形中，第一和第二模塊的所述總線具有由尺寸為k的b個消息組成的數(shù)據(jù)字的尺寸，其中b是大于或等于2的整數(shù)，所述編碼器中的b個與第一模塊的總線并聯(lián)連接，所述解碼器中的b個與第二模塊的總線并聯(lián)連接。
還可能提供編碼器，所述編碼器包括-第一層邏輯門，包括用于輸入消息的每個比特(M0-M3)的“是”(YES)門和“否”(NO)門；-第二層邏輯門，包括2k個“與”(AND)門，所述“與”門具有與第一邏輯層的出口連接的多個入口使得一個并且僅一個“與”門對于給定的輸入消息是有效的；以及-第三層邏輯門，包括n個具有多個入口的“或”(OR)門，每個“與”門的出口連接到“或”門的對應(yīng)入口以便“或”門的輸出形成具有漢明權(quán)w的碼字。
在一個變形中，解碼器包括-第一層邏輯門，所述層的入口連接到編碼器的第三層邏輯門的出口，所述第一層包括用于接收的碼字的每個比特的“是”門和“否”門；-第二層邏輯門，包括2n個“與”門，其具有與解碼器的第一層的出口連接的多個入口，使得一個并且僅一個“與”門對于給定的接收碼字是有效的；以及-第三層邏輯門，包括k個具有多個入口的“或”門，對應(yīng)有效碼字的每個“與”門的出口連接到“或”門的對應(yīng)入口，以便“或”門的輸出形成解碼的消息。
在又一個變形中，解碼器的第三層邏輯門包括具有多個入口的附加“或”門，所述多個入口與對應(yīng)無效碼字的“與”門的出口連接。
本發(fā)明還提供一種包含這樣的電子電路的智能卡。
閱讀作為非限制說明性實例給出的下面描述并且參考下面附圖更清楚地看出本發(fā)明的其它特征和優(yōu)點，其中

圖1用圖解法示出了相互傳輸碼字的兩個模塊；圖2示出了在利用6比特碼字非線性編碼4比特字節(jié)或“四位組”的編碼電路中本發(fā)明的使用；圖3是可以用于圖2所示實例的轉(zhuǎn)換表的一個實例。
圖1示出了兩個模塊的實例，必須確保經(jīng)由總線的所述兩個模塊的通信安全。在這個實例中，模塊CPU對應(yīng)智能卡的處理器并且模塊PERIPH對應(yīng)智能卡的存儲器或協(xié)處理器。每個模塊在其出口處都具有基于消息產(chǎn)生碼字的編碼器。在其入口處，每個模塊還具有解碼器，所述解碼器接收來自其它模塊的碼字并且將所述碼字轉(zhuǎn)換為可讀消息。
本發(fā)明建議利用具有規(guī)定比特數(shù)目的碼字來編碼消息或數(shù)據(jù)字，所述規(guī)定比特數(shù)目比雙軌中所使用的碼字比特數(shù)目少。
使用下面關(guān)系式確定編碼K比特消息所必需的具有漢明權(quán)w的碼字的尺寸n，所述K比特消息的尺寸小于雙軌中所使用的碼字2k≤Cnw,]]>3≤k＜n＜2*k。
其中函數(shù)ABS是絕對值函數(shù)；并且2k是具有k比特的數(shù)據(jù)消息的數(shù)目；Cnw對應(yīng)于具有漢明權(quán)為w的n個比特的碼字的數(shù)目。執(zhí)行編碼的條件是為了可能在k比特消息和n比特碼字之間建立內(nèi)射(injection)。因此，不等式2k≤Cnw]]>被證明是正確的。
對于ABS(2w-n)≤1，獲得具有權(quán)w的n比特字的最大數(shù)目，因為在二項定律的曲線圖頂點上獲得可用字的最大數(shù)目。
如上面詳細描述的，本發(fā)明為n＜2k提供了優(yōu)點。因而，減少了模塊之間的通信總線的尺寸和復(fù)雜度。
可以證明的是，所述編碼對于碼字的最大可能數(shù)目是可行的，即n＝2k-1且w＝INT(n/2)＝k-1的碼字，其中INT指整數(shù)部分函數(shù)。
由于C2k-1k-1=C2k-1k]]>所以校驗下面關(guān)系式C2k-1k/2k≥1]]>是足夠的。
這個不等式為大于或等于3的任何k值提出了解決方案，這通過遞歸來證明。
下面的表格將所獲得的最小數(shù)目n與在雙軌(DR)方法中所用的比特數(shù)目進行比較
因此，可以發(fā)現(xiàn)所提出的編碼方法與DR方法相比可能顯著減少通信連接的數(shù)目。
為了降低系統(tǒng)的印刷電路的復(fù)雜度，優(yōu)選地利用對4比特字節(jié)或“四位組”執(zhí)行的編碼實現(xiàn)本發(fā)明。下面參考圖2和3示出了一種在四位組中執(zhí)行編碼的系統(tǒng)。
圖2示出了一個編碼電路，用于將4比特消息M0-M3編碼為6比特碼字C0-C5。這個編碼器包括三層邏輯門。
將每個比特M0-M3施加到相應(yīng)“是”門和相應(yīng)“否”門。因此在第一層的出口處，每個比特表示其值和其補碼。
第一層的出口連線到第二層的16個“與”門。所述16個“與”門表示四位組M0-M3的16個算數(shù)值的狀態(tài)。因此，第一和第二層的邏輯門被如此連接使得對于四位組M0-M3的給定值，第二層的單個“與”門在出口表示激勵狀態(tài)。因此，“與”門識別單個四位組。
“與”門的輸出施加到具有多個入口(例如16個入口)的6個“或”門，所述6個“或”門形成編碼電路的第三層。在第二和第三層之間的接線為所選編碼定義了轉(zhuǎn)換表。因此，所示的電路表示了永久設(shè)置的編碼。在這個實例中，這個編碼是非線性的，但是這對于代碼的操作不是必需的。當(dāng)“與”門的出口表示激活狀態(tài)時，其到“或”門的接線定義了在“或”門的出口上產(chǎn)生的碼字C0-C5。
相關(guān)的解碼電路可能呈現(xiàn)與該編碼電路的結(jié)構(gòu)類似的結(jié)構(gòu)。因此，可以設(shè)想下面的具有三層邏輯門的解碼電路。
對于碼字的每一比特，第一層都具有一個“是”門和一個“否”門。因此所述第一層將碼字的比特和其補碼作為輸出傳送。
所述第一層的出口連接到第二層的64個6-入口“與”門。因此，一個“與”門僅僅與施加到所述第一層的一個碼字相關(guān)聯(lián)。因此，僅僅一個“與”門對于給定碼字具有激活的出口。
因為在原始消息中僅有16個四位組，所以64個“與”門中的48個“與”門的激活顯然對應(yīng)于錯誤注入。因此，48個“與”門與指示錯誤注入攻擊的“或”門連接。因此，這個附加“或”門產(chǎn)生表示錯誤的信號，所述錯誤對應(yīng)具有不同與w的漢明權(quán)的碼字，或?qū)?yīng)不具有轉(zhuǎn)換表中任何相關(guān)消息的碼字。16個其它“與”門和4個剩余“或”門之間的連接使通過反轉(zhuǎn)編碼電路的轉(zhuǎn)換表來在第三層的出口上重現(xiàn)原始消息成為可能。
應(yīng)該指出的是，對于上述編碼器和上述解碼器來說，利用三層結(jié)構(gòu)，并且通過使用標(biāo)準(zhǔn)元件可以獲得大約10納秒(ns)的傳播時間。因此，所述電路例如可以與以50兆赫(MHz)計時的處理器相關(guān)聯(lián)。使用更快的邏輯門當(dāng)然可能提高處理器的頻率。
本領(lǐng)域的技術(shù)人員能夠理解，編碼器的第二和第三層和解碼器的第二和第三層之間的接線不必永久地設(shè)置。例如，可以設(shè)想在這些層之間插入多路復(fù)用器以便執(zhí)行動態(tài)編碼。當(dāng)然，應(yīng)該使編碼器的多路復(fù)用器和解碼器的多路復(fù)用器協(xié)調(diào)工作。
有利地，使用傳送幾乎是系統(tǒng)的代碼的編碼，所述幾乎是系統(tǒng)的代碼即其中大部分碼字校驗系統(tǒng)代碼的代碼。系統(tǒng)碼是其中每個碼字是原始消息和冗余比特的連接的代碼。因此，對于接收器模塊來說相對容易解碼以這樣方式產(chǎn)生的碼字。這樣的編碼/解碼可能簡化編碼電路和解碼電路的結(jié)構(gòu)。
圖3示出了用于圖1電路的轉(zhuǎn)換表的一個實例。它示出了碼字的比特C0-C5的值與對應(yīng)消息的比特的值M0-M3的函數(shù)關(guān)系。這個代碼是非線性的。所述代碼幾乎是系統(tǒng)的僅僅有兩個碼字不是原始消息和冗余比特的連接(這些碼字對應(yīng)消息0000和1111)。代碼的黑體字符標(biāo)識每個碼字內(nèi)原始消息的比特。
當(dāng)然，可以把多個4比特系統(tǒng)加到處理的比特數(shù)目為4的倍數(shù)(例如8、16或32比特)的任何模塊。在這個變形中，即使碼字的全部比特數(shù)目相對于上述表來說不是最佳的，具有附加的四位組編碼系統(tǒng)的這樣的一個結(jié)構(gòu)呈現(xiàn)低復(fù)雜度并且十分容易實現(xiàn)。
盡管本發(fā)明的碼字的比特數(shù)目相比雙軌來說較小，但是沒有減輕對各種類型欺騙的防護。
本發(fā)明證明了對于檢測單向錯誤注入，能夠提供與雙軌方法相同的性能水平，所述單向錯誤注入中碼字比特從1轉(zhuǎn)換為0的概率高于比特從0轉(zhuǎn)換為1的概率。例如通過光脈沖或通過注入峰值電壓到模塊的電源來產(chǎn)生單向注入。應(yīng)該指出的是，這種單向假設(shè)非常接近電路對錯誤注入攻擊的真實響應(yīng)。
另外，由于傳輸?shù)拇a字具有常數(shù)漢明權(quán)，因為所有碼字具有相同權(quán)重，所以不可能利用它們推斷出有用信息。因此，讀取本發(fā)明的電路消耗的電流量也不能傳送關(guān)于消息的信息。因而，本發(fā)明保證與雙軌類似的對于功率分析攻擊的防護。
本發(fā)明有利地適用于智能卡的兩個模塊之間的傳輸。尤其，本發(fā)明適用于處理器和外圍存儲器之間的傳輸或者適用于通過總線在處理器內(nèi)部的傳輸。當(dāng)然，本發(fā)明除了在智能卡的總線上傳輸之外還適合在電子電路的總線上的傳輸。
權(quán)利要求
1.一種在電子元件的第一和第二功能模塊之間的連接上以安全的方式傳輸數(shù)據(jù)的方法，所述方法的特征在于它包括下面步驟-由第一模塊將k比特(M0-M3)的消息內(nèi)射編碼為具有常數(shù)漢明權(quán)w的n比特(C0-C5)的碼字；-將該n比特碼字傳輸給第二模塊；-當(dāng)由第二模塊接收的n比特碼字的漢明權(quán)不同于w時，產(chǎn)生錯誤信號；以及-在沒有錯誤信號的情況下解碼所接收的碼字；所述方法的特征在于k、w和n是校驗下面關(guān)系的整數(shù)2k≤Cnw,]]>3≤k＜n＜2*k。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于ABS(2w-n)≤1，其中ABS指絕對值函數(shù)。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于它還包括當(dāng)接收的具有漢明權(quán)w的碼字不對應(yīng)任何消息時產(chǎn)生錯誤信號的步驟。
4.根據(jù)前面任一權(quán)利要求所述的方法，其特征在于k＝4且n＝6。
5.根據(jù)前面任一權(quán)利要求所述的方法，其特征在于所述編碼幾乎是系統(tǒng)的。
6.根據(jù)前面任一權(quán)利要求所述的方法，其特征在于所述編碼是動態(tài)的。
7.一種在電子元件的第一和第二功能模塊之間的連接上以安全的方式傳輸數(shù)據(jù)字的方法，數(shù)據(jù)字由多個并行的k比特消息組成，所述方法特征在于，對給定字的所有消息并行地執(zhí)行根據(jù)權(quán)利要求1-4中任一權(quán)利要求所述的步驟。
8.一種電子電路，其包括-第一模塊，具有用于k比特(M0-M3)消息的出口總線，以及編碼器，其將該k比特消息內(nèi)射編碼為具有常數(shù)漢明權(quán)w的n比特(C0-C5)的碼字；-第二模塊，具有-解碼器，其具有與編碼器的n個通信連接，并且用于將接收的n比特碼字解碼為k比特消息；-從解碼器接收消息的入口總線；-發(fā)生器電路，與解碼器連接并且當(dāng)所接收碼字的漢明權(quán)不同于w時產(chǎn)生錯誤信號；所述電子電路的特征在于k、w和n是校驗下面關(guān)系的整數(shù)2k≤Cnw,]]>3≤k＜n＜2*k。
9.根據(jù)權(quán)利要求8所述的電子電路，其特征在于當(dāng)接收的碼字不對應(yīng)任何消息時錯誤信號發(fā)生器電路產(chǎn)生錯誤信號。
10.根據(jù)權(quán)利要求8或9所述的電子電路，其特征在于k＝4且n＝6。
11.根據(jù)權(quán)利要求8-10中任一權(quán)利要求所述的電子電路，其特征在于編碼器和解碼器各自都具有動態(tài)編碼多路復(fù)用器。
12.根據(jù)權(quán)利要求8-11中任一權(quán)利要求所述的電子電路，其特征在于第一和第二模塊的所述總線具有由尺寸為k的b個消息組成的數(shù)據(jù)字的尺寸，其中b是大于或等于2的整數(shù)，第一模塊的所述編碼器中的b個與其總線并聯(lián)連接，第二模塊的所述解碼器中的b個與其總線并聯(lián)連接。
13.根據(jù)權(quán)利要求8、9、10或12中任一權(quán)利要求所述的電子電路，其特征在于編碼器包括-第一層邏輯門，對于輸入消息的每個比特(M0-M3)包括“是”門和“否”門；-第二層邏輯門，包括2k個具有多個入口的“與”門(1-16)，所述入口與第一邏輯層的出口連接，以便一個并且僅一個“與”門對于給定的輸入消息是有效的；以及-第三層邏輯門，包括n個具有多個入口的“或”門，每個“與”門的出口連接到“或”門的對應(yīng)入口以便“或”門的輸出形成具有漢明權(quán)w的碼字。
14.根據(jù)權(quán)利要求13所述的電子電路，其特征在于解碼器包括-第一層邏輯門，所述層的入口連接到編碼器的第三層邏輯門的出口，所述第一層對于接收的碼字的每個比特的包括“是”門和“否”門；-第二層邏輯門，包括2n個具有多個入口的“與”門，所述入口與解碼器的第一層的出口連接，以便一個并且僅一個“與”門對于給定的接收碼字是有效的；以及-第三層邏輯門，包括k個具有多個入口的“或”門，對應(yīng)有效碼字的每個“與”門的出口連接到“或”門的對應(yīng)入口，以便“或”門的輸出形成解碼的消息。
15.根據(jù)權(quán)利要求14所述的電子電路，其特征在于解碼器的第三層邏輯門包括具有多個入口的附加“或”門，所述多個入口與對應(yīng)于無效碼字的“與”門的出口連接。
16.一種智能卡，其包括根據(jù)權(quán)利要求8-15中任一權(quán)利要求所述的電子電路。
全文摘要
本發(fā)明涉及一種用于在電子單元的兩個功能模塊(CPU，PERIPH)之間的連接中進行安全數(shù)據(jù)傳輸?shù)姆椒?，所述方法包括以下步驟由第一模塊將k比特的消息內(nèi)射編碼為具有常數(shù)漢明權(quán)w的n比特碼字；將所述碼字傳輸給第二模塊，當(dāng)由第二模塊接收的n比特碼字的漢明權(quán)不同于w時，產(chǎn)生錯誤信號；在沒有錯誤的情況下解碼，其中k、w和n是如(I)所定義的整數(shù)。本發(fā)明還涉及一種相應(yīng)的電子電路。
文檔編號H03M13/51GK1792059SQ200480013814
公開日2006年6月21日 申請日期2004年5月14日 優(yōu)先權(quán)日2003年5月22日
發(fā)明者E·布賴爾, J·富尼耶, P·穆瓦特雷爾, O·伯努瓦, P·普羅斯特 申請人:格姆普拉斯公司