一種用于升壓架構(gòu)的基極電壓控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種應(yīng)用在低電壓和高速電路的控制架構(gòu)，尤其涉及一種用于升壓架構(gòu)的基極電壓控制電路。
【背景技術(shù)】
[0002]目前，由于不管是NMOS管還是PMOS管，其本身都具有結(jié)構(gòu)性的寄生PN結(jié)，例如:PMOS管的基極和源極接同電位時，從其漏極至源極會有一個寄生的PN結(jié)；又例如:NM0S管的基極和源極接同電位時，從其源極至漏極會有一個寄生的PN結(jié)。因此，在一些充電(charger)或升壓(boost)系統(tǒng)中，由于boost架構(gòu)的天生條件，在通電瞬間(即輸入電壓Vin開始輸入時)，即有電壓輸出，即，輸出電壓Vout在系統(tǒng)上電但并未正式啟動時無法完全達(dá)到零電位，因此在此類系統(tǒng)的應(yīng)用上需要具有“真正關(guān)斷”的功能。
[0003]例如，在圖1所示的異步boost架構(gòu)中，當(dāng)輸入電壓Vin開始不為0，而系統(tǒng)并未啟動(即，使能信號Chip Enable = 0V)時，輸出電壓Vout就會達(dá)到一個Vin_d1de的電位(其中，d1de表示二極管I’的分壓)，而無法實(shí)現(xiàn)Vout = 0V，S卩，上電時，無法實(shí)現(xiàn)輸出電壓的真正關(guān)斷，因此，該架構(gòu)會造成一些系統(tǒng)的不方便且不能使用。又如，在圖2所示的同步boost架構(gòu)中，PMOS管2’的寄生二極管3’的導(dǎo)通方向也是從電壓輸入端至電壓輸出端，因此，當(dāng)輸入電壓Vin開始不為0，而系統(tǒng)并未啟動時，輸出電壓Vout同樣無法達(dá)到零電位。上述情況可由圖3的上電時序圖清楚表示。
[0004]因?yàn)椋瑸榱私鉀Q上述問題，即，使booSt架構(gòu)在上電時的輸出為零，現(xiàn)有技術(shù)中通常采用的是增設(shè)一個PMOS管來達(dá)到此效果。例如圖4所示，在該同步boost架構(gòu)的Vout端與Lx端之間增設(shè)有一個帶有逆向的寄生二極管5’的PMOS管4’，從而使得輸出電壓Vout在輸入電壓Vin開始不為O時不會馬上有電位。然而，由于整個架構(gòu)多設(shè)了一個PMOS管，而且該P(yáng)MOS管又位于主要的大電流路徑，因此，其晶片尺寸必須很大才能使其導(dǎo)通電阻Rds(on)很小，由此增加了相關(guān)的架構(gòu)開發(fā)成本。

【發(fā)明內(nèi)容】

[0005]為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明旨在提供一種用于升壓架構(gòu)的基極電壓控制電路，以使得升壓架構(gòu)在開始通電時能夠?qū)崿F(xiàn)完全零電位輸出，從而達(dá)到使其省電高效，并且節(jié)省開發(fā)成本的目的。
[0006]本發(fā)明所述的一種用于升壓架構(gòu)的基極電壓控制電路，所述升壓架構(gòu)包括一功率PMOS管，其具有連接至電壓輸入端的第一極以及連接至電壓輸出端的第二極，所述電路包括:
[0007]電壓比較器，其正輸入端與所述功率PMOS管的第一極連接，其負(fù)輸入端與所述功率PMOS管的第二極連接；
[0008]第一電平轉(zhuǎn)換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；
[0009]第二電平轉(zhuǎn)換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；
[0010]第一 PMOS管，其柵極與所述第一電平轉(zhuǎn)換器的第一輸出端連接，其源極連接至所述電壓輸出端；
[0011 ] 第二 PMOS管，其柵極和漏極分別與所述第一 PMOS管的柵極和漏極連接，其源極接地；
[0012]第三PMOS管，其柵極與所述第一電平轉(zhuǎn)換器的第二輸出端連接，其漏極連接至所述電壓輸入端，其源極與所述第二 PMOS管的源極相連至所述功率PMOS管的基極；
[0013]第四PMOS管，其柵極與所述第二電平轉(zhuǎn)換器的第二輸出端連接，其源極與所述第一 PMOS管的源極連接；
[0014]第五PMOS管，其柵極和漏極分別與所述第四PMOS管的柵極和漏極連接，其源極接地；以及
[0015]第六PMOS管，其柵極與所述第二電平轉(zhuǎn)換器的第一輸出端連接，其漏極與所述第三PMOS管的漏極連接，其源極與所述第五PMOS管的源極連接。
[0016]在上述的用于升壓架構(gòu)的基極電壓控制電路中，所述電路還包括串聯(lián)連接在所述功率PMOS管的第一極與地之間的第一電阻和第二電阻以及串聯(lián)連接在所述功率PMOS管的第二極與地之間的第三電阻和第四電阻，所述電壓比較器的正輸入端連接至所述第一電阻和第二電阻之間，其負(fù)輸入端連接至所述第三電阻和第四電阻之間。
[0017]在上述的用于升壓架構(gòu)的基極電壓控制電路中，所述電路還包括連接在所述第二PMOS管與地之間的第一電容，以及連接在所述第五PMOS管與地之間的第二電容。
[0018]由于采用了上述的技術(shù)解決方案，本發(fā)明通過采用電壓比較器判斷升壓架構(gòu)中的功率PMOS管第一極和第二極的電位高低，并通過第一、第二電平轉(zhuǎn)換器相應(yīng)地控制第一至第六MOS管的開關(guān)狀態(tài)，從而控制功率PMOS管的基極電位，通過使其在輸入電壓的不同狀態(tài)下，選擇性地與功率PMOS管的第一極或第二極同電位，進(jìn)而控制功率PMOS管的第一極和第二極之間的寄生二極管的方向，以使得升壓架構(gòu)的輸出電壓在其輸入電壓開始不為O時不會馬上有電位，即實(shí)現(xiàn)“真正關(guān)斷”的功能。由于本發(fā)明無需在升壓架構(gòu)中增設(shè)其他功率器件，因此，簡化了升壓架構(gòu)的電路設(shè)計(jì)，縮小了芯片尺寸，節(jié)省了開發(fā)成本。
【附圖說明】
[0019]圖1是現(xiàn)有技術(shù)中異步boost架構(gòu)的示意圖；
[0020]圖2是現(xiàn)有技術(shù)中同步boost架構(gòu)的示意圖；
[0021]圖3是現(xiàn)有技術(shù)中boost架構(gòu)的上電時序圖；
[0022]圖4是現(xiàn)有技術(shù)中改進(jìn)的boost架構(gòu)的示意圖；
[0023]圖5是采用本發(fā)明的升壓架構(gòu)的示意圖；
[0024]圖6是本發(fā)明一種用于升壓架構(gòu)的基極電壓控制電路的原理圖；
[0025]圖7是采用本發(fā)明的升壓架構(gòu)的上電時序圖。
【具體實(shí)施方式】
[0026]下面結(jié)合附圖，給出本發(fā)明的較佳實(shí)施例，并予以詳細(xì)描述。
[0027]如圖5、6所示，本發(fā)明，即一種用于升壓架構(gòu)的基極電壓控制電路200，其中，升壓架構(gòu)包括功率PMOS管100，其具有連接至電壓輸入端Vin的第一極Va以及連接至電壓輸出端Vout的第二極Vb ( S卩，第一極Va的電位等于輸入電壓Vin，第二極Vb的電位等于輸出電壓 Vout)ο
[0028]本發(fā)明的電路200具體包括:
[0029]串聯(lián)連接在功率PMOS管100的第一級Va與地之間的第一電阻Rl和第二電阻R2，以及串聯(lián)連接在所述功率PMOS管的第二極Vb與地之間的第三電阻R3和第四電阻R4 ；
[0030]電壓比較器I，其正輸入端連接至第一電阻Rl和第二電阻R2之間，其負(fù)輸入端連接至第三電阻R3和第四電阻R4之間；
[0031]第一電平轉(zhuǎn)換器2，其輸入端連接至電壓比較器I的輸出端，其第一