帶隙電壓生成電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型電子電路領(lǐng)域，尤其涉及一種帶隙電壓生成電路。
【背景技術(shù)】
[0002] 在現(xiàn)有技術(shù)中，帶隙電壓源的實(shí)現(xiàn)方式如圖1所示，在圖1中，包括電阻Rl、R2、R3， PNP雙極型晶體管Ql和Q2、運(yùn)算放大器OP。其輸出電壓VBG為較準(zhǔn)確的電壓，Ql的基極-發(fā) 射極電壓Vbel和Q2的基極-發(fā)射極電壓Vbe2為負(fù)溫度系數(shù)，且Q2的基極-發(fā)射極電壓 Vbe2和Ql的基極-發(fā)射極電壓Vbel之差為正溫度系數(shù)。運(yùn)算放大器OP調(diào)整使得節(jié)點(diǎn)VP 電壓等于節(jié)點(diǎn)VN電壓，所以電阻R3上的電壓降等于Vbe2-Vbel，而電阻Rl的電流等于電阻 R3的電流，所以電阻Rl上的電壓降等于
【主權(quán)項(xiàng)】
1. 一種帶隙電壓生成電路，其特征在于，所述帶隙電壓生成電路包括：第一開(kāi)關(guān)控制 信號(hào)，第二開(kāi)關(guān)控制信號(hào)，偏置電路，第一晶體管，第二晶體管，電壓采樣電路； 所述偏置電路，用于為所述第一晶體管提供第一偏置電流，為所述第二晶體管提供第 二偏置電流； 所述第一晶體管的發(fā)射極和所述偏置電路在第一節(jié)點(diǎn)相連接，用于所述偏置電路為所 述第一晶體管提供第一偏置電流； 所述第二晶體管和所述偏置電路在第二節(jié)點(diǎn)相連接，用于所述偏置電路為所述第二晶 體管提供第二偏置電流； 所述電壓采樣電路，包括第一采樣電容Cl和第二采樣電容C2， 利用第一采樣電容Cl采樣第一節(jié)點(diǎn)的電壓，利用第二采樣電容C2采樣第一節(jié)點(diǎn)和第 二節(jié)點(diǎn)的電壓差，基于第一采樣電容Cl上的電壓以及第二采樣電容C2上的電壓得到輸出 電壓。
2. 根據(jù)權(quán)利要求1所述的帶隙電壓生成電路，其特征在于，所述偏置電路包括第一電 流源Il和第二電流源12,所述第一晶體管為第一雙極晶體管Q1，所述第二晶體管為第二雙 極晶體管Q2 ; 所述第一電流源11的正端連接至電源，所述第二電流源12的正端連接至電源，所述第 一雙極晶體管Ql的發(fā)射極和第一電流源Il的負(fù)端相連接，所述第一雙極晶體管Ql的集 電極和基極相連接后接地，所述第二雙極晶體管Q2的發(fā)射極和第二電流源12的負(fù)端相連 接，所述第二雙極晶體管Q2的集電極和基極連接后接地。
3. 根據(jù)權(quán)利要求2所述的帶隙電壓生成電路，其特征在于，所述電壓采樣電路包括：第 一開(kāi)關(guān)K1，第二開(kāi)關(guān)K2,第三開(kāi)關(guān)K3,第四開(kāi)關(guān)K4,第五開(kāi)關(guān)K5,第一電阻R1，第二電阻R2， 第一采樣電容Cl，第二采樣電容C2,第三采樣電容C3 ; 所述第一開(kāi)關(guān)K1、第二開(kāi)關(guān)K2、第三開(kāi)關(guān)K3的控制端和第一開(kāi)關(guān)控制信號(hào)相連接，所 述第四開(kāi)關(guān)K4、第五開(kāi)關(guān)K5的控制端和第二開(kāi)關(guān)控制信號(hào)相連接，所述第一電阻Rl和第二 電阻R2串聯(lián)后連接在所述第一雙極晶體管Ql的基極、集電極、第一采樣電容Cl的一端和 第一節(jié)點(diǎn)之間，所述第一開(kāi)關(guān)Kl的一端連接至所述第一電阻Rl和第二電阻R2之間，所述 第一開(kāi)關(guān)Kl的另一端連接至所述第一采樣電容Cl的另一端，所述第三開(kāi)關(guān)K3的一端和第 一節(jié)點(diǎn)相連接，所述第三開(kāi)關(guān)K3的另一端和第二采樣電容C2的一端相連接，所述第二采樣 電容C2的另一端和第二開(kāi)關(guān)K2的一端相連接，所述第二開(kāi)關(guān)K2的另一端和第二節(jié)點(diǎn)相連 接，所述第四開(kāi)關(guān)K4的一端連接至所述第一開(kāi)關(guān)Kl和第一采樣電容Cl之間，所述第四開(kāi) 關(guān)K4的另一端連接至第二開(kāi)關(guān)K2和第三開(kāi)關(guān)K3之間，所述第五開(kāi)關(guān)K5的一端連接至第 三開(kāi)關(guān)K3和第二采樣電容C2之間，所述第五開(kāi)關(guān)K5的另一端和第三采樣電容C3的一端 相連接，所述第三采樣電容C3的另一端和第二雙極晶體管Q2的基極、集電極相連接； 當(dāng)所述第一開(kāi)關(guān)控制信號(hào)為第一電平，所述第二開(kāi)關(guān)控制信號(hào)為第二電平時(shí)，所述第 一開(kāi)關(guān)K1、第二開(kāi)關(guān)K2、第三開(kāi)關(guān)K3導(dǎo)通，所述第四開(kāi)關(guān)K4、第五開(kāi)關(guān)K5截止，所述第一節(jié) 點(diǎn)電壓Vl被所述第一電阻Rl和第二電阻R2分壓后的分壓電壓VA被采樣到第一采樣電容 Cl上，所述第一節(jié)點(diǎn)電壓Vl和第二節(jié)點(diǎn)電壓V2的電壓差被采樣到第二采樣電容C2上，當(dāng) 所述第一開(kāi)關(guān)控制信號(hào)為第二電平，所述第二開(kāi)關(guān)控制信號(hào)為第一電平時(shí)，所述第一開(kāi)關(guān) K1、第二開(kāi)關(guān)K2、第三開(kāi)關(guān)K3截止，所述第四開(kāi)關(guān)K4、第五開(kāi)關(guān)K5導(dǎo)通，所述第一米樣電容 Cl上的分壓電壓VA和第二采樣電容C2上的電壓差被采樣到第三采樣電容C3上，得到輸出 電壓。
4. 根據(jù)權(quán)利要求3所述的帶隙電壓生成電路，其特征在于，所述電壓采樣電路包括：第 三電阻R3,第四電阻R4 ; 所述第三電阻R3和第四電阻R4串聯(lián)，所述第三電阻R3的一端和第二節(jié)點(diǎn)相連接，所 述第四電阻R4的一端和第二雙極晶體管Q2的基極、集電極、第三采樣電容C3相連接。
5. 根據(jù)權(quán)利要求2所述的帶隙電壓生成電路，其特征在于，所述電壓采樣電路包括：第 一開(kāi)關(guān)K1，第二開(kāi)關(guān)K2,第三開(kāi)關(guān)K3,第四開(kāi)關(guān)K4,第五開(kāi)關(guān)K5,第六開(kāi)關(guān)K6,第七開(kāi)關(guān)K7， 第八開(kāi)關(guān)K8，第一電阻Rl，第二電阻R2，第一采樣電容Cl，第二采樣電容C2，第三采樣電容 C3,第四采樣電容C4 ; 所述第一開(kāi)關(guān)K1、第二開(kāi)關(guān)K2、第三開(kāi)關(guān)K3、第五開(kāi)關(guān)K5、第六開(kāi)關(guān)K6的控制端和第 一開(kāi)關(guān)控制信號(hào)相連接，所述第四開(kāi)關(guān)K4、第七開(kāi)關(guān)K7、第八開(kāi)關(guān)K8的控制端和第二開(kāi)關(guān) 控制信號(hào)相連接，所述第一電阻Rl和第二電阻R2串聯(lián)后連接在所述第一雙極晶體管Ql的 基極、集電極、第一采樣電容Cl的一端和第一節(jié)點(diǎn)之間，所述第一開(kāi)關(guān)Kl的一端連接至所 述第一電阻Rl和第二電阻R2之間，所述第一開(kāi)關(guān)Kl的另一端連接至所述第一采樣電容Cl 的另一端，所述第三開(kāi)關(guān)K3的一端和第一節(jié)點(diǎn)相連接，所述第三開(kāi)關(guān)K3的另一端和第二采 樣電容C2的一端相連接，所述第二采樣電容C2的另一端和第二開(kāi)關(guān)K2的一端相連接，所 述第二開(kāi)關(guān)K2的另一端和第二節(jié)點(diǎn)相連接，所述第四開(kāi)關(guān)K4的一端連接至所述第一開(kāi)關(guān) Kl和第一采樣電容Cl之間，所述第四開(kāi)關(guān)K4的另一端連接至第二開(kāi)關(guān)K2和