專利名稱：一種帶隙參照電壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶隙參照電壓電路。
背景技術(shù)：
電源轉(zhuǎn)換器，例如直流直流轉(zhuǎn)換器或交流直流轉(zhuǎn)換器，在滿負(fù)荷運(yùn)行時(shí)通常消耗較多能量。這種半導(dǎo)體器件的功耗會導(dǎo)致溫度迅速上升，引起芯片參照電壓的漂移，從而造成輸出電壓的不穩(wěn)定。直流電壓對直流電壓轉(zhuǎn)換器和功率放大器特別容易受到影響，因?yàn)楦叩妮敵鲭妷汉透蟮妮敵鲭娏饕蟾€(wěn)定的供電系統(tǒng)。帶隙參照電路可用于緩解與溫度漂移有關(guān)的問題。這通常是由溫度補(bǔ)償單元， Brakow單元和負(fù)溫度系數(shù)的晶體管或電阻來組成。許多不同類型的帶隙電路已獲應(yīng)用。例如兩個(gè)具有相同的電流但是不同的PN結(jié)面積的二極管之間的電壓差可用來產(chǎn)生一個(gè)與絕對溫度成正比(PTAT基準(zhǔn))的電流(第一個(gè)電阻內(nèi))。這個(gè)電流又被用來在第二個(gè)電阻中產(chǎn)生電壓差。當(dāng)一 PTAT電流通過時(shí)，二極管兩端電壓就與絕對溫度互補(bǔ)(CTAT)。與溫度相關(guān)的第一級效應(yīng)該將被抵消，因此參照電壓具有典型的拋物線行為。帶隙參照電路的目的是提供一個(gè)穩(wěn)定的參照電壓。該電壓與工藝制程，溫度和電源電壓無關(guān)，如圖4所示；傳統(tǒng)帶隙基準(zhǔn)電壓電路。Brokaw單元包含雙極型晶體管(BJT) Tl (1個(gè))和T2 (8個(gè))，以及電阻R1。節(jié)點(diǎn)VA和VB由外加運(yùn)算放大器(運(yùn)放)來保證平衡。 兩個(gè)電流源提供相同的電流I，加上電阻R2使得輸出參照電壓隨溫度的變化為拋物線型。 對Rl的偏置方式是VT χ Ln(N) = 54mV。其中VT是熱電壓Q6mV)，N是T2和Tl的比例， 電流源是[VT χ Ln(N)] / Rl。Vref是VTLn (N) R2/R1 +VBE中，其中VBE為雙極晶體管基極和發(fā)射極之間的正向電壓。設(shè)計(jì)中調(diào)整R2/R1使得Vref必須在一定的電壓范圍，以實(shí)現(xiàn)對溫度變化為一拋物曲線型，這使電壓范圍之外的參照電壓不能實(shí)現(xiàn)溫度全補(bǔ)償，這在多參照電壓應(yīng)用中造成了困難，因而需要改進(jìn)。此外，由于帶隙基準(zhǔn)電壓電路的啟動電路對電源電壓上升率很敏感，易導(dǎo)致電路不啟動，因而也需要改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述不足，提供一種具有啟動增強(qiáng)功能的帶隙參照電壓電路。本發(fā)明的目的是這樣實(shí)現(xiàn)的一種帶隙參照電壓電路，所述電壓VDD分為三路第一路經(jīng)電阻Rl與三極管T2的發(fā)射極相連，T2的基極與集電極相連后接地；第二路與三極管Tl的發(fā)射極相連，T2的基極與集電極相連后接地；第三路經(jīng)電阻R4和R2接地，其中電阻R4與R2之間為電壓Vref輸出點(diǎn)；其中第一路與第二路還分別接入運(yùn)算放大器OP的輸入端，同時(shí)OP的輸入端均通過電阻R3接地，輸出端電壓接入VDD。本發(fā)明一種多參照電壓輸出帶隙電路，其特征在于所述運(yùn)算放大器的輸入端經(jīng) R3后分別通過MOS管附和N2接地，且所述N2的控制端G端接入上述第三路回路中。本發(fā)明的有益效果是有別于圖4所示的傳統(tǒng)通用型帶隙參照電壓電路，本發(fā)明這種帶平衡結(jié)構(gòu)且具有啟動增強(qiáng)功能的電路不僅消除了其對電源電壓上升率的敏感度，提供了電路啟動保證，而且在溫度全補(bǔ)償?shù)臈l件下輸出任意參照電壓而非單一參照電壓值。如圖1顯示了帶平衡結(jié)構(gòu)的多參照電壓輸出電路及Vrefjeady信號度改進(jìn)以后的結(jié)構(gòu)圖。通過每個(gè)雙極晶體管(BJT)的電流將是相同的且由極連型電流源提供，從而提高了溫度系數(shù)的補(bǔ)償精度。輸出電壓Vref的電壓范圍在接近0伏到VDD - (2 * Vdset)] 范圍內(nèi)都可實(shí)現(xiàn)溫度全補(bǔ)償，這給設(shè)計(jì)人員在設(shè)計(jì)多參照電壓系統(tǒng)時(shí)提供了極大的方便， 并使系統(tǒng)所需的各種參照電壓的溫度特性得到保證，極大提高了芯片的溫度穩(wěn)定性，減小了溫度漂移。此外，Vref_ready提供了電源啟動時(shí)的序列信號。Rl，R2，R3和R4需由同類材料制成，平衡電阻R3的引入，使輸出參照電壓變?yōu)閂ref = R2/R3 (VT χ Ln (N)R3/R1 + Vbe)。由于VT具有正溫度系數(shù)而Vbe具有負(fù)溫度系數(shù)，選擇適當(dāng)?shù)腞3/R1比值，便可獲得零溫度系數(shù)，其輸出參照電壓Vref仍由R2/R3的比值來決定并于溫度無關(guān)，因而可獲得零溫度系數(shù)多參照電壓輸出。Vrefjeady信號切換到高電位的條件是帶隙參照電壓的確立和輸入電壓足夠高使得其它模擬電路能夠正常運(yùn)作。這一點(diǎn)在電源設(shè)計(jì)中特別有用，可以避免不必要的電流初始漏電的沖擊。由于R3加入到運(yùn)算放大器的輸入中，不僅溫度系數(shù)被完全補(bǔ)償，而且輸出電壓Vref可以R2/R3的比值來調(diào)到所需電壓值，而不必受限于某一特定電壓值。圖3的曲線顯示了一個(gè)模擬結(jié)果。當(dāng)溫度從-40 ？？至125 ？ 變化時(shí)，補(bǔ)償精度可以達(dá)到極高水平。在圖2中，兩只NMOS晶體管分別插入兩只R3電阻與地(GND)之間，其導(dǎo)通電阻應(yīng)遠(yuǎn)遠(yuǎn)小于R3，版圖設(shè)計(jì)中應(yīng)做到完全匹配，兩只R3電阻也應(yīng)完全匹配，以確保補(bǔ)償精度。 兩只NMOS晶體管的作用在于，當(dāng)電源接通時(shí)，EN信號首先將m導(dǎo)通，此時(shí)N2尚未導(dǎo)通， OP兩輸入端嶄時(shí)失去了平衡，借助于巨大的增益，OP將輔助啟動電路將電流源啟動，繼而將N2導(dǎo)通，電路重新回到平衡狀態(tài)，在m和N2導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于R3的條件下，溫度補(bǔ)償不受影響。


圖1為本發(fā)明帶平衡結(jié)構(gòu)的多參照電壓輸出帶隙電路。圖2為本發(fā)明啟動增強(qiáng)型多參照電壓輸出帶隙電路。圖3為本發(fā)明啟動增強(qiáng)型多參照電壓輸出帶隙電路輸出電壓Vref隨溫度變化的模擬曲線圖。圖4為常規(guī)的帶隙參照電壓電路結(jié)構(gòu)圖。
具體實(shí)施例方式實(shí)施例一
參見圖1，本發(fā)明涉及一種多參照電壓輸出帶隙電路，電壓VDD分為三路第一路經(jīng)電阻Rl與三極管T2的發(fā)射極相連，T2的基極與集電極相連后接地；第二路與三極管Tl的發(fā)射極相連，T2的基極與集電極相連后接地；第三路經(jīng)電阻R4和R2接地，其中電阻R4與R2 之間為電壓Vref輸出點(diǎn)；其中第一路與第二路還分別接入運(yùn)算放大器OP的輸入端，同時(shí) OP的輸入端均通過電阻R3接地，輸出端直接控制恒流源電路。
實(shí)施例二
參見圖2，實(shí)施例二與實(shí)施例一的不同在于，所述運(yùn)算放大器的輸入端經(jīng)R3后分別通過MOS管附和N2接地，且所述N2的控制端G端接入上述第三路回路中。
權(quán)利要求
1.一種帶隙參照電壓電路，其特征在于所述電壓VDD分為三路第一路經(jīng)電阻Rl與三極管T2的發(fā)射極相連，T2的基極與集電極相連后接地；第二路與三極管Tl的發(fā)射極相連，T2的基極與集電極相連后接地；第三路經(jīng)電阻R4和R2接地，其中電阻R4與R2之間為電壓Vref輸出點(diǎn)；其中第一路與第二路還分別接入運(yùn)算放大器OP的輸入端，同時(shí)OP的輸入端均通過電阻R3接地，輸出端直接控制恒流源電路。
2.如權(quán)利要求1所述一種帶隙參照電壓電路，其特征在于所述運(yùn)算放大器的輸入端經(jīng)R3后分別通過MOS管附和N2接地，且所述N2的控制端G端接入上述第三路回路中。
全文摘要
本發(fā)明涉及一種帶隙參照電壓電路，所述電壓VDD分為三路第一路經(jīng)電阻R1與三極管T2的發(fā)射極相連，T2的基極與集電極相連后接地；第二路與三極管T1的發(fā)射極相連，T2的基極與集電極相連后接地；第三路經(jīng)電阻R4和R2接地，其中電阻R4與R2之間為電壓Vref輸出點(diǎn)；其中第一路與第二路還分別接入運(yùn)算放大器OP的輸入端，同時(shí)OP的輸入端均通過電阻R3接地，輸出端直接控制恒流源電路。本發(fā)明一種帶隙參照電壓電路，具有啟動增強(qiáng)功能。
文檔編號G05F3/30GK102375470SQ20101025815
公開日2012年3月14日 申請日期2010年8月20日 優(yōu)先權(quán)日2010年8月20日
發(fā)明者張偉 申請人:張偉