專利名稱：阻抗匹配電路以及阻抗匹配方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路設(shè)計，特別是涉及一種可與外界阻抗匹配的電路以及阻抗匹配方法(Impedance Matching Circuit and Method)。
背景技術(shù)：
在凡事追求快速的現(xiàn)代社會中，數(shù)位資料的傳輸速度更是為現(xiàn)今科技產(chǎn)業(yè)發(fā)展的重點。凡是個人電腦內(nèi)部的硬體設(shè)備，例如是顯示卡、記憶體等等，或是外接式傳輸裝置，例如是USB、RS232、IEEE等等，其驅(qū)動器的輸出阻抗必須可與外部傳輸線的阻抗相互匹配，才能夠避免訊號在傳輸過程中發(fā)生失真的現(xiàn)象。
現(xiàn)有習知的積體電路設(shè)計中，其輸出阻抗的材質(zhì)多半是多晶硅，但多晶硅的阻抗值的飄移量(誤差)約為±30％，往往在完成制程后所測得的阻抗值與預定的有所差異，因而必須調(diào)整外掛阻抗值，使其與多晶硅的阻抗值相互匹配。
然而，上述的阻抗匹配方法需先測得多晶硅的阻抗值，再調(diào)整外掛阻抗值使其與多晶硅的阻抗值相互匹配，步驟較為繁雜。而且，若在測量多晶硅的阻抗值時有人為誤差產(chǎn)生，則后續(xù)的阻抗匹配亦非精準之值。
由此可見，上述現(xiàn)有的阻抗匹配電路，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決阻抗匹配電路存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的阻抗匹配電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的阻抗匹配電路以及阻抗匹配方法，能夠改進一般現(xiàn)有的阻抗匹配電路，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的阻抗匹配電路存在的缺陷，而提供一種新的阻抗匹配電路，所要解決的技術(shù)問題是使其可自動修正阻抗值，并與外掛阻抗相互匹配，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種阻抗匹配電路，所要解決的技術(shù)問題是使其于電路晶片中完成阻抗值的修正，以使整體電路較為簡單而不易出錯。
本發(fā)明的再一目的在于，提供一種阻抗匹配方法，所要解決的技術(shù)問題是使其可精準地調(diào)整內(nèi)部電路的等效阻抗，以便于與外部阻抗相互匹配，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種阻抗匹配電路，其包括一比較器，具有一第一輸入端、一第二輸入端與一輸出端，其中該第一輸入端耦接至一外掛阻抗且該第二輸入端耦接到一內(nèi)部阻抗；一計數(shù)器，耦接至該比較器的該輸出端，用以產(chǎn)生一計數(shù)值，其中當該比較器的該第一與該第二輸入端的輸入訊號相等時，該計數(shù)器停止動作；一可變半導體阻抗電路，耦接在該計數(shù)器的輸出端以及該內(nèi)部阻抗之間，其中該可變半導體阻抗電路的阻抗值是依據(jù)該計數(shù)器所輸出的該計數(shù)值來決定；以及一第一與一第二電流源，分別耦接到該外掛阻抗與該內(nèi)部阻抗。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的阻抗匹配電路，其中該可變半導體阻抗電路系由多數(shù)個金屬氧化物半導體電晶體并聯(lián)所構(gòu)成。
前述的阻抗匹配電路，其中各該些金屬氧化物半導體電晶體的阻抗相同。
前述的阻抗匹配電路，其中各該些金屬氧化物半導體電晶體為NMOS電晶體。
前述的阻抗匹配電路，其中該計數(shù)器為一上數(shù)計數(shù)器。
前述的阻抗匹配電路，其中該第一與該第二電流源所提供的電流值成比例。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種阻抗匹配電路，于其包括一外掛阻抗，耦接到一第一電流源；一電路晶片，至少包括一內(nèi)部阻抗，耦接至一第二電流源；一比較器，具有兩輸入端分別耦接到該外掛阻抗與該內(nèi)部阻抗，并且輸出一比較訊號；一計數(shù)器，接收該比較器所輸出的該比較訊號，用以產(chǎn)生一計數(shù)值，并且依據(jù)該比較訊號來判斷是否停止該計數(shù)器的動作；一可變半導體阻抗電路，耦接在該計數(shù)器的輸出端以及該內(nèi)部阻抗之間，其中該可變半導體阻抗電路的阻抗值是依據(jù)該計數(shù)器所輸出的該計數(shù)值來決定。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的阻抗匹配電路，其中該可變半導體阻抗電路是由多數(shù)個金屬氧化物半導體電晶體并聯(lián)所構(gòu)成。
前述的阻抗匹配電路，其中各該些金屬氧化物半導體電晶體的阻抗相同。
前述的阻抗匹配電路，其中各該些金屬氧化物半導體電晶體為NMOS電晶體。
前述的阻抗匹配電路，其中該計數(shù)器為一上數(shù)計數(shù)器。
前述的阻抗匹配電路，其中第一與該第二電流源所提供的電流值成比例。
前述的阻抗匹配電路，其中該第一與該第二電流源是位于該電路晶片中。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種阻抗匹配方法，其包括以下步驟比較一內(nèi)部阻抗值與一外掛阻抗值，以產(chǎn)生一比較訊號；依據(jù)該比較訊號，計算出一補償阻抗值；以及將該補償阻抗值與該內(nèi)部阻抗值相加以得到一串聯(lián)阻抗值，以產(chǎn)生一匹配阻抗。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的阻抗匹配方法，其中該補償阻抗值是以持續(xù)累加的方式來計算，且當該串聯(lián)阻抗值與該外掛阻抗值的跨壓相等時，停止累加該補償阻抗值。
前述的阻抗匹配方法，其中該補償阻抗值的累加是每次加上一固定阻抗值。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明提出一種阻抗匹配電路，包括比較器、計數(shù)器、可變半導體阻抗電路以及第一與第二電流源。其中，第一與第二電流源分別耦接至一外掛阻抗與一內(nèi)部阻抗。而比較器是具有第一與第二輸入端以及一輸出端，且第一輸入端耦接至外掛阻抗，第二輸入端耦接至內(nèi)部阻抗，而輸出端則耦接至計數(shù)器。其中，計數(shù)器是用以產(chǎn)生一計數(shù)值。且當比較器的第一與第二輸入端所輸入的訊號相同時，計數(shù)器即停止動作。
可變半導體阻抗電路則耦接在計數(shù)器的輸出端以及內(nèi)部阻抗之間。且可變半導體阻抗電路是由多個金屬氧化物半導體電晶體所組成，而其總阻抗值是依據(jù)計數(shù)器所輸出的計數(shù)值來決定。
此外，本發(fā)明還提出一種阻抗匹配電路，包括外掛阻抗以及電路晶片。其中電路晶片包括內(nèi)部阻抗、比較器、計數(shù)器、可變半導體阻抗電路以及第一與第二電流源。其中，內(nèi)部阻抗是耦接至第二電流源。而比較器具有兩輸入端，分別耦接至外掛阻抗與內(nèi)部阻抗，并輸出一比較訊號至計數(shù)器中，以使計數(shù)器產(chǎn)生一計數(shù)值，并依據(jù)比較訊號來判斷是否停止計數(shù)器的動作。
可變半導體阻抗電路則耦接在計數(shù)器的輸出端以及內(nèi)部阻抗之間。且可變半導體阻抗電路是由多個金屬氧化物半導體電晶體所組成，而其總阻抗值是依據(jù)計數(shù)器所輸出的計數(shù)值來決定。
另外，本發(fā)明更提出一種阻抗匹配方法，此方法是先比較內(nèi)部阻抗值與外掛阻抗值，并產(chǎn)生一比較訊號。接著依據(jù)比較訊號計算出補償阻抗值。補償阻抗值是以持續(xù)累積的方式來計算，且每一次所累加的補償阻抗值皆相同。然后將補償阻抗值與內(nèi)部阻抗值相加而得一串聯(lián)的阻抗值，當串聯(lián)阻抗值與外掛阻抗值的跨壓相等時，即停止補償阻抗值的累加，以產(chǎn)生一與外掛阻抗相互匹配的阻抗。
由于本發(fā)明是在內(nèi)部電路中設(shè)計一可自動產(chǎn)生補償阻抗值的回路，因此在電路完成后毋須再度測量內(nèi)部阻抗，即可自動完成輸出阻抗與外掛阻抗的匹配，可避免測量過程中，人為疏失所產(chǎn)生的誤差。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種阻抗匹配電路以及阻抗匹配方法，該阻抗匹配電路包括比較器、計數(shù)器、兩電流源以及可變半導體阻抗電路。其中，兩電流源分別耦接至一內(nèi)部阻抗以及一外掛阻抗。而比較器設(shè)有兩輸入端與一輸出端，且兩輸入端分別耦接至內(nèi)部阻抗以及外掛阻抗，輸出端則耦接至計數(shù)器的輸入端。而可變半導體阻抗電路則耦接于計數(shù)器的輸出端與內(nèi)部阻抗之間。當內(nèi)部阻抗與外掛阻抗的跨壓分別輸入比較器的兩輸入端后，將由輸出端輸出一比較訊號，并傳至計數(shù)器中。再由計數(shù)器決定可變半導體阻抗電路的阻抗值，作為補償阻抗值，以產(chǎn)生一匹配阻抗。
借由上述技術(shù)方案，本發(fā)明阻抗匹配電路以及阻抗匹配方法至少具有下列優(yōu)點1、本發(fā)明的阻抗電路是以多個并聯(lián)的金屬氧化物半導體電晶體串聯(lián)在現(xiàn)有習知的多晶硅質(zhì)阻抗上，以此串聯(lián)阻抗作為輸出阻抗。并藉由比較器輸出比較訊號至計數(shù)器中，再藉由計數(shù)器控制通路中的電晶體個數(shù)，以使輸出阻抗值能與外掛之阻抗值匹配。因此，本發(fā)明的阻抗匹配電路不必再以測量儀器測量輸出電阻，即可自動完成輸出阻抗與外掛阻抗的匹配，可避免人為疏失的誤差產(chǎn)生。
2、本發(fā)明是以原有的偏壓電路所需的阻抗作為參考基準，因此不必額外增加成本。
3、特別是，本發(fā)明是將金屬氧化物半導體電晶體配置在電路晶片中，用以作為補償阻抗。因此可減少電路晶片的外掛元件，提高空間的利用率。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的阻抗匹配電路以及阻抗匹配方法，提供了一種新的阻抗匹配電路，其可自動修正阻抗值，并與外掛阻抗相互匹配，同時，該電路是在電路晶片中完成阻抗值的修正，從而使整體電路較為簡單而不易出錯。另外，本發(fā)明提供了一種阻抗匹配方法，其可精準地調(diào)整內(nèi)部電路的等效阻抗，以便于與外部阻抗相互匹配，從而更加適于實用。本發(fā)明具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及方法中未見有類似的設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品、方法或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的阻抗匹配電路以及阻抗匹配方法具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是本發(fā)明的一種阻抗匹配方法的操作流程圖。
圖2是本發(fā)明的一較佳實施例的一種阻抗匹配電路配置示意圖。
圖3是本發(fā)明的一種阻抗匹配電路中，輸出阻抗值相對于金屬氧化物半導體電晶體個數(shù)N的特性曲線圖。
100、102電流源 104比較器106外掛阻抗108內(nèi)部阻抗110計數(shù)器 112可變半導體阻抗電路114金屬氧化物半導體電晶體 116接地端A、B比較器的輸入端 C比較器的輸出端S200至S204步驟流程具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的阻抗匹配電路以及阻抗匹配方法其具體實施方式
、步驟、特征及其功效，詳細說明如后。
本發(fā)明的技術(shù)特征是在于將阻抗匹配用的電路設(shè)置在電路晶片中，并且以既存的外掛電阻的偏壓來作為參考電壓。藉此，阻抗匹配的動作便可以內(nèi)建的匹配電路來自動進行，并且可以滿足各種不同需求的電路。
請參閱圖1所示，其是本發(fā)明的一種阻抗匹配方法的操作流程圖。如圖1所示，步驟S200是首先比較外掛阻抗與內(nèi)部阻抗的跨壓是否相等。若兩者的跨壓相等，表示兩者間的阻抗已匹配完成，即可結(jié)束此阻抗匹配的動作。若兩者的跨壓不相等，則繼續(xù)進行步驟S202，產(chǎn)生一補償阻抗，以對內(nèi)部阻抗進行補償，并與內(nèi)部阻抗串聯(lián)成一輸出阻抗。然后再繼續(xù)步驟S204，比較外掛阻抗與此輸出阻抗的跨壓是否相等。若外掛阻抗與輸出阻抗的跨壓相等，即可結(jié)束此阻抗匹配的動作。若兩者的跨壓不相等，則需回到步驟S202，再對此輸出阻抗進行補償，如此不斷地重復步驟S202與步驟S204，直到外掛阻抗與輸出阻抗的跨壓相等為止。
本發(fā)明在一較佳實施例中提出一種阻抗匹配電路的配置，可用以實行上述的阻抗匹配的方法。以下將對此阻抗匹配電路加以詳細描述。
請參閱圖2所示，其是本發(fā)明的一較佳實施例的一種阻抗匹配電路配置示意圖。阻抗匹配電路包括有電流源100、電流源102、比較器104、外掛阻抗106、內(nèi)部阻抗108、計數(shù)器110以及可變半導體阻抗電路112。其中，內(nèi)部阻抗108的材質(zhì)例如是多晶硅。
比較器104具有輸入端A、輸入端B以及輸出端C。而電流源100與電流源102是用以提供此阻抗匹配電路所需的電流值。其中，電流源102的一端是耦接于比較器104的輸入端A以及內(nèi)部阻抗108，且電流源100的一端是耦接在比較器104的輸入端B以及外掛阻抗106，而外掛阻抗106的另一端則為接地端116。
此外，比較器104的輸出端C是耦接至計數(shù)器110的輸入端，且計數(shù)器110例如是上數(shù)計數(shù)器。而計數(shù)器110的輸出端則是耦接在可變半導體阻抗電路112。其中，可變半導體阻抗電路112例如是由多個相互并聯(lián)的金屬氧化物半導體電晶體114所組成，且例如是N型金屬氧化物半導體(NMOS)電晶體。而可變半導體阻抗電路112是耦接在計數(shù)器110的輸出端與內(nèi)部阻抗108之間。
值得注意的是，本發(fā)明并未對可變半導體阻抗電路112中的金屬氧化物半導體電晶體114的個數(shù)加以限定，其個數(shù)可依實際所需而調(diào)整。且每一金屬氧化物半導體電晶體114的阻抗值可以相同，也可以不同，而本實施例是將每一金屬氧化物半導體電晶體114的阻抗值視為相同，以便于說明。
在剛開始進行阻抗匹配時，電流源100與電流源102分別對外掛阻抗106以及內(nèi)部阻抗108提供電流值I1與電流值I2，使其分別在比較器104的輸入端B與輸入端A輸入電壓VB與電壓VA。且由于計數(shù)器的計數(shù)值N初始值為零，所以VB的初始值為I1×R_ext，且VA的初始值為I2×R_poly。其中R_ext為外掛阻抗106的阻抗值，并具有±1％的飄移量。而R_poly則為內(nèi)部阻抗108的阻抗值，其具有±30％的飄移量。
當電壓VB與電壓VA分別由輸入端B與輸入端A輸入比較器104，并經(jīng)由比較器104內(nèi)部電路的計算之后，會在輸出端C輸出與(VA-VB)之值成比例的電壓VC，若電壓VC為一正值(即VA＞VB)，則驅(qū)動計數(shù)器110開始計數(shù)而產(chǎn)生一計數(shù)值N，并開啟計數(shù)器110與可變半導體阻抗電路112之間的通路。其中，計數(shù)值N為一正整數(shù)，用以記錄計數(shù)器110動作的次數(shù)。
由于半導體阻抗電路112中，與計數(shù)器110耦接的金屬氧化物半導體電晶體114的個數(shù)是由計數(shù)值N所決定，且每一金屬氧化物半導體電晶體114間為相互并聯(lián)，所以可變半導體阻抗電路112的總阻抗值即等于與計數(shù)器110耦接的金屬氧化物半導體電晶體114的等效阻抗值Rmos/N，亦可稱為補償阻抗值。其中Rmos為單一金屬氧化物半導體電晶體114的阻抗值。
因為此時計數(shù)值N等于1，所以新的電壓VA等于I2×(R_poly+Rmos)。之后，將新的電壓VA回授至比較器104的輸入端A以取代電壓VA，而電壓VB之值仍保持不變。
藉由比較器104計算新的電壓VA與電壓VB之差值后，輸出一個新的電壓VC，以驅(qū)動計數(shù)器110開始計數(shù)，并開啟計數(shù)器110與可變半導體阻抗電路112之間的通路。此時計數(shù)值N等于2，所以回授至比較器104的輸入端A的電壓為VA，且VA等于I2×(R_poly+Rmos/2)。然后將此電壓VA輸入比較器104之輸入端A，再重復上述步驟，直到回授至比較器104的輸入端A的電壓不大于VB，即停止此回路之運算。
由上述說明可知，計數(shù)器110產(chǎn)生計數(shù)值N之后，回授至比較器104之輸入端A的電壓VAn即為I2×(R_poly+Rmos/N)。而值得注意的是，隨著計數(shù)值N值愈來愈大，其所耦接的金屬氧化物半導體電晶體114的個數(shù)也會愈來愈多，所以電壓VAn會愈來愈小。直到(VAn-VB)的值為零，也就是說電壓VAn等于電壓VB時，輸出的電壓VCn為零，則計數(shù)器110停止計數(shù)。此時電壓VAn之值為I2×(R_poly+Rmos/N)，而電壓VB之值仍為I1×R_ext。且由于VAn＝VB，因此I2×(R_poly+Rmos/N)＝I1×R_ext。
特別是，電流源100與電流源102所提供的電流值I1與電流值I2有一比例關(guān)系。因此，由上式可知，內(nèi)部阻抗108與可變半導體阻抗電路112的阻抗值相加所得的串聯(lián)阻抗值(R_poly+Rmos/N)，即為內(nèi)部電路的輸出阻抗值，會與外掛阻抗106的阻抗值R_ext成一比例關(guān)系，因而達成輸出阻抗與外掛阻抗之阻抗匹配。
請參閱圖3所示，其是本發(fā)明的一種阻抗匹配電路中，輸出阻抗值(R_poly+Rmos/N)相對于金屬氧化物半導體電晶體(晶體管)個數(shù)N的特性曲線圖。如圖3所示，雖然內(nèi)部阻抗值(R_poly)具有±30％的飄移量，但輸出的總阻抗值仍會落在特性曲線上的P、Q兩點間。且此區(qū)間的范圍并不大，因此，計數(shù)器的截止點(N1或N2)所對應的輸出阻抗值，與理想值(特性曲線之P、Q兩點間的任一點)的誤差較小，故輸出的阻抗值較為精準。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種阻抗匹配電路，其特征在于其包括一比較器，具有一第一輸入端、一第二輸入端與一輸出端，其中該第一輸入端耦接至一外掛阻抗且該第二輸入端耦接到一內(nèi)部阻抗；一計數(shù)器，耦接至該比較器的該輸出端，用以產(chǎn)生一計數(shù)值，其中當該比較器的該第一與該第二輸入端的輸入訊號相等時，該計數(shù)器停止動作；一可變半導體阻抗電路，耦接在該計數(shù)器的輸出端以及該內(nèi)部阻抗之間，其中該可變半導體阻抗電路的阻抗值是依據(jù)該計數(shù)器所輸出的該計數(shù)值來決定；以及一第一與一第二電流源，分別耦接到該外掛阻抗與該內(nèi)部阻抗。
2.根據(jù)權(quán)利要求1所述的阻抗匹配電路，其特征在于其中該可變半導體阻抗電路系由多數(shù)個金屬氧化物半導體電晶體并聯(lián)所構(gòu)成。
3.根據(jù)權(quán)利要求2所述的阻抗匹配電路，其特征在于其中各該些金屬氧化物半導體電晶體的阻抗相同。
4.根據(jù)權(quán)利要求2所述的阻抗匹配電路，其特征在于其中各該些金屬氧化物半導體電晶體為NMOS電晶體。
5.根據(jù)權(quán)利要求1所述的阻抗匹配電路，其特征在于其中該計數(shù)器為一上數(shù)計數(shù)器。
6.根據(jù)權(quán)利要求1所述的阻抗匹配電路，其特征在于其中該第一與該第二電流源所提供的電流值成比例。
7.一種阻抗匹配電路，其特征在于其包括一外掛阻抗，耦接到一第一電流源；一電路晶片，至少包括一內(nèi)部阻抗，耦接至一第二電流源；一比較器，具有兩輸入端分別耦接到該外掛阻抗與該內(nèi)部阻抗，并且輸出一比較訊號；一計數(shù)器，接收該比較器所輸出的該比較訊號，用以產(chǎn)生一計數(shù)值，并且依據(jù)該比較訊號來判斷是否停止該計數(shù)器的動作；一可變半導體阻抗電路，耦接在該計數(shù)器的輸出端以及該內(nèi)部阻抗之間，其中該可變半導體阻抗電路的阻抗值是依據(jù)該計數(shù)器所輸出的該計數(shù)值來決定。
8.根據(jù)權(quán)利要求7所述的阻抗匹配電路，其特征在于其中該可變半導體阻抗電路是由多數(shù)個金屬氧化物半導體電晶體并聯(lián)所構(gòu)成。
9.根據(jù)權(quán)利要求8所述的阻抗匹配電路，其特征在于其中各該些金屬氧化物半導體電晶體的阻抗相同。
10.根據(jù)權(quán)利要求8所述的阻抗匹配電路，其特征在于其中各該些金屬氧化物半導體電晶體為NMOS電晶體。
11.根據(jù)權(quán)利要求7所述的阻抗匹配電路，其特征在于其中該計數(shù)器為一上數(shù)計數(shù)器。
12.根據(jù)權(quán)利要求7所述的阻抗匹配電路，其特征在于其中該第一與該第二電流源所提供的電流值成比例。
13.根據(jù)權(quán)利要求7所述的阻抗匹配電路，其特征在于其中該第一與該第二電流源是位于該電路晶片中。
14.一種阻抗匹配方法，其特征在于其包括以下步驟比較一內(nèi)部阻抗值與一外掛阻抗值，以產(chǎn)生一比較訊號；依據(jù)該比較訊號，計算出一補償阻抗值；以及將該補償阻抗值與該內(nèi)部阻抗值相加以得到一串聯(lián)阻抗值，以產(chǎn)生一匹配阻抗。
15.根據(jù)權(quán)利要求14所述的阻抗匹配方法，其特征在于其中該補償阻抗值是以持續(xù)累加的方式來計算，且當該串聯(lián)阻抗值與該外掛阻抗值的跨壓相等時，停止累加該補償阻抗值。
16.根據(jù)權(quán)利要求15所述的阻抗匹配方法，其特征在于其中該補償阻抗值的累加是每次加上一固定阻抗值。
全文摘要
本發(fā)明是關(guān)于一種阻抗匹配電路以及阻抗匹配方法，該阻抗匹配電路包括比較器、計數(shù)器、兩電流源以及可變半導體阻抗電路。其中，兩電流源分別耦接至一內(nèi)部阻抗以及一外掛阻抗。而比較器設(shè)有兩輸入端與一輸出端，且兩輸入端分別耦接至內(nèi)部阻抗以及外掛阻抗，輸出端則耦接至計數(shù)器的輸入端。而可變半導體阻抗電路則耦接于計數(shù)器的輸出端與內(nèi)部阻抗之間。當內(nèi)部阻抗與外掛阻抗的跨壓分別輸入比較器的兩輸入端后，將由輸出端輸出一比較訊號，并傳至計數(shù)器中。再由計數(shù)器決定可變半導體阻抗電路的阻抗值，作為補償阻抗值，以產(chǎn)生一匹配阻抗。
文檔編號H03H11/00GK1744434SQ20041006428
公開日2006年3月8日 申請日期2004年8月30日 優(yōu)先權(quán)日2004年8月30日
發(fā)明者陳玉國 申請人:旺玖科技股份有限公司