專利名稱：緩沖電路以及驅(qū)動器ic的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用低耗電流型運算放大器的緩沖電路以及具備多個這種緩沖電路的驅(qū)動器IC。
背景技術(shù)：
在液晶顯示裝置(LCD)、有機EL顯示裝置等的源極驅(qū)動用的驅(qū)動器IC中，很多使用采用運算放大器的緩沖電路。在采用該緩沖電路的驅(qū)動器IC中，伴隨顯示板尺寸的擴(kuò)大，要求具有大容量驅(qū)動能力、低耗電、高速輸出響應(yīng)。而且，其輸出電壓必須能夠在從接地電位到電源電位附近的廣范圍內(nèi)進(jìn)行控制。
圖6是以往的(rail-to-rail)型運算放大器500的構(gòu)成示意圖(參照非專利文獻(xiàn)1)。圖7是將圖6的運算放大器500的輸出電壓Vout直接連接在其反相輸入端子(-)上，構(gòu)成緩沖電路，以驅(qū)動負(fù)載電容Co。而圖8(a)、(b)表示的是圖7的緩沖電路的輸入電壓·輸出電壓的時間特性。
在圖6中，501～510是MOSFET，在柵極加注○標(biāo)記的為P型MOSFET(以下稱PMOS)，除此之外為N型MOSFET(以下稱NMOS)。511～514為流過Iss1～I(xiàn)ss4的恒流源。而Vb51～Vb53為偏置電壓。
在該以往的緩沖電路中，PMOS與NMOS的兩方的晶體管都用于輸入端。當(dāng)輸入電壓Vinp非常低時，NMOS501、502截止，電流Iss2也成為零。所以，輸入晶體管只有PMOS509、510在動作。而當(dāng)輸入電壓Vinp極其高時，PMOS509、510截止，電流Iss1也成為零。所以輸入晶體管只有NMOS501、502動作。在這個區(qū)域以外的輸入電壓Vinp的情況下，PMOS509、510、NMOS501、502兩方面的輸入晶體管動作。這樣，由以往的緩沖電路，可以在從地電位Vss到電源電位Vdd的全程(rail to rail)的輸入電壓Vinp上進(jìn)行驅(qū)動。
非專利文獻(xiàn)1電子信息通信學(xué)會論文雜志2001/5 Vol.J84-C No.5 P.364圖15在以往的緩沖電路中，為了實現(xiàn)低電能消耗，必須將恒流源511～514的電流值Iss1～I(xiàn)ss4定得很小。特別是作為便攜機器用等、以電池作為電源的情況下，這個低消耗是重要的。
但是，以往的緩沖電路中，當(dāng)驅(qū)動負(fù)載電容Co時，如圖8(a)、(b)的輸入電壓的時間特性圖以及輸出電壓的時間特性圖所示那樣，輸入電壓Vinp在電壓V1與電壓V2之間進(jìn)行矩形變化時，輸出電壓Vout從電壓V1上升到電壓V2需要經(jīng)過時間T1，而從電壓V2下降到電壓V1需要經(jīng)過時間T2。這個時間T1、T2依賴于負(fù)載電容Co的靜電容量與恒流源514的電流值Iss4的比的斜率α。
負(fù)載電容Co的靜電容量，是根據(jù)該緩沖電路驅(qū)動的顯示板決定其數(shù)值。為了實現(xiàn)低耗能化的目的，如果減小恒流源的電流值，則緩沖驅(qū)動能力受到限制，輸出電壓的上升和下降時間費時，難于實現(xiàn)高速輸出響應(yīng)。而，如果加大恒流源的電流值，雖然可以實現(xiàn)高速輸出響應(yīng)，但是由于平時流過大電流，增加了電能消耗。所以低電能消耗與大容量驅(qū)動、高速輸出響應(yīng)具有相反的關(guān)系，要想兩方面都得到改善是困難的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種減小在靜止?fàn)顟B(tài)下的恒流源的電流值，并且通過附加只有在狀態(tài)變化時進(jìn)行供給負(fù)載電流或吸收負(fù)載電流動作的電路，可實現(xiàn)大容量驅(qū)動能力、高速輸出響應(yīng)，同時可降低電能消耗的緩沖電路，以及提供一種具備多個這種電路的驅(qū)動器IC。
本發(fā)明之1所述的緩沖電路的特征是，具備構(gòu)成向非反相輸入端子輸入輸入電壓，將輸出至輸出端子的輸出電壓反饋輸入到反相輸入端子的運算放大裝置；作為差動輸入而輸入所述輸入電壓與所述輸出電壓，當(dāng)其2個輸入存在超過規(guī)定的偏移電壓的差時，向所述輸出端子輸出比所述運算放大裝置的輸出電流大的輸出電流的輸出加速裝置。
本發(fā)明之2的緩沖電路的特征是，在本發(fā)明之1所述的緩沖電路中，所述輸出加速裝置，具備具有所述規(guī)定的偏移電壓的差動放大部；連接在電源電位與所述輸出端子之間，對應(yīng)所述差動放大部的輸出而被導(dǎo)通或截止的開關(guān)部。
本發(fā)明之3的緩沖電路的特征是，在本發(fā)明之2所述的緩沖電路中，所述差動放大部，具有當(dāng)所述輸入電壓比所述輸出電壓高出第一偏移電壓時，產(chǎn)生第一輸出的第一差動放大電路；所述輸出電壓比所述輸入電壓高出第二偏移電壓時，產(chǎn)生第二輸出的第二差動放大電路，所述開關(guān)部，具有連接于第一電源電位和所述輸出端子之間，對應(yīng)所述第一輸出而被導(dǎo)通或截止的第一開關(guān)電路；連接于所述輸出端子與所述第二電源電位之間，對應(yīng)所述第二輸出而被導(dǎo)通或截止的第二開關(guān)電路。
本發(fā)明之4的緩沖電路的特征是，在本發(fā)明之2所述的緩沖電路中，所述運算放大裝置將從所述第一電源電位向所述輸出端子的電流限制在規(guī)定的電流值，通過開關(guān)電路使從所述輸出端子向第二電源電位流過電流，所述輸出加速裝置具備具有所述規(guī)定的偏移電壓的差動放大電路；連接于所述第一電源電位與所述輸出端子之間，對應(yīng)所述差動放大部的輸出而被導(dǎo)通或截止的開關(guān)部。
本發(fā)明5的驅(qū)動器IC的特征是包含多個如本發(fā)明1～4所述的緩沖電路。


圖1是表示本發(fā)明實施例1的緩沖電路的構(gòu)成的圖。
圖2是表示相對于圖1的輸入電壓的變化的輸出電壓的響應(yīng)特性的圖。
圖3是表示圖1的緩沖電路的具體電路構(gòu)成的圖。
圖4是表示本發(fā)明實施例2的緩沖電路的構(gòu)成的圖。
圖5是表示本發(fā)明實施例3的緩沖電路的構(gòu)成的圖。
圖6是表示以往的全程型(rail to rail)的運算放大器的構(gòu)成的圖。
圖7是采用圖6的運算放大器構(gòu)成緩沖電路的圖。
圖8是表示圖7的緩沖電路的輸入電壓·輸出電壓的時間特性的圖。
圖中100-運算放大器，110-輸入段電路，140-輸出段電路，200-加速器(輸出加速電路)，210-上升側(cè)輸入段電路，220-下降側(cè)輸入段電路，230-輸出段電路，231-第一開關(guān)，232-第二開關(guān)，Vdd-第一電源電位，Vss-地電位，Vinp-輸入電壓，Vout-輸出電壓，Co-負(fù)載電容，300、400-運算放大器，320、420-加速器。
具體實施例方式
以下，參照附圖，對本發(fā)明的緩沖電路以及具備該緩沖電路的驅(qū)動器IC的實施例進(jìn)行說明。
圖1是表示本發(fā)明實施例1的緩沖電路的構(gòu)成的圖，圖2是表示相對于該輸入電壓的變化的輸出電壓的響應(yīng)特性的圖，圖3是表示圖1的緩沖電路的具體電路構(gòu)成的圖。
在圖1中，運算放大器100由第一電源電位Vdd和第二電源電位(以下稱地電位)Vss之間的電壓驅(qū)動。另外，輸入電壓Vinp被輸入到非反相輸入端子(+)，輸出端子的輸出電壓Vout，直接被反饋到反相輸入端子(-)。即，連接成電壓跟蹤方式。而且，該輸出電壓Vout供給負(fù)載側(cè)，向代表負(fù)載的負(fù)載電容Co充電。另外，輸入電壓Vinp以及輸出電壓Vout是與地電位相對的。
該運算放大器100含有多個恒流源，其輸出電流被恒流源的電流值所限定，無論是在輸出電壓Vout上升時(即負(fù)載電容Co充電時)還是輸出電壓下降時(即負(fù)載電容Co放電時)都是小電流輸出。而且，該運算放大器100為全程型電路時，當(dāng)其輸出電流對應(yīng)輸入電壓Vinp達(dá)到第一電源電位Vdd或地電位Vss時，供給輸出電壓Vout。輸出加速器(以下稱加速器)200由加速器上升側(cè)輸入電路210、加速器下降側(cè)電路220以及加速器輸出段電路230構(gòu)成。
上升側(cè)輸入段電路210由具有規(guī)定的偏移電壓ΔV的差動放大電路構(gòu)成，在其正(+)輸入側(cè)輸入VinP，在其負(fù)(-)輸入側(cè)輸入輸出電壓Vout，VinP被輸出電壓Vout超過偏移電壓ΔV并很大時，輸出第一差動輸出。而下降側(cè)輸入段電路220由具有規(guī)定的偏移電壓ΔV(可以與上升側(cè)輸入段電路210的偏置電壓相同，也可以具有不同的值)的差動放大電路構(gòu)成，在其正(+)輸入側(cè)輸入輸出電壓Vout，在其負(fù)(-)輸入側(cè)輸入輸入電壓VinP，輸出電壓Vout被輸入電壓VinP超過偏移電壓ΔV并很大時，輸出第二差動輸出。
加速器輸出段電路230在第一電源電位Vdd和地電位Vss之間串聯(lián)連接對應(yīng)第一差動輸出而導(dǎo)通或者截止的第一開關(guān)231和對應(yīng)第二差動輸出而導(dǎo)通或截止的第二開關(guān)232。其串聯(lián)連接點連接在運算放大器100的輸出端子上，向負(fù)載輸出比運算放大器100的輸出電流更大的輸出電流。
參照表示對應(yīng)輸入電壓VinP的變化的輸出電壓Vout的響應(yīng)特性的圖2，說明該圖1的緩沖電路的動作。
在圖2的時刻t1以前，由于運算放大器100的電壓跟蹤動作，輸入電壓Vinp與輸出電壓Vout都處于低電壓V1。在這個狀態(tài)下，上升側(cè)輸入段電路210、下降側(cè)輸入段電路220不輸出第一、第二差動輸出，因此，第一開關(guān)231、第二開關(guān)232都截止。
在時刻t1，輸入電壓Vinp變化成更高的電壓V2，則輸出電壓Vout也跟隨輸入電壓Vinp進(jìn)行動作。此時，運算放大器100的輸出電流被恒流源的電流值限定只能輸出小的電流值。另一方面，上升側(cè)輸入段電路210的2輸入的電壓差超過偏移電壓ΔV(Vinp-Vout＞ΔV)，因此輸出第一差動輸出，第一開關(guān)231導(dǎo)通。于是負(fù)載電容通過第一開關(guān)從第一電源電位Vdd進(jìn)行電流充電。從第一電源電位Vdd的充電電流由于比從運算放大器100的輸出電流大，因此如圖所示，負(fù)載電容Co的上升側(cè)輸入段電路210的二輸入的電壓差急速地充電至偏移電壓ΔV為止。
上升側(cè)輸入段電路210的二輸入的電壓差到達(dá)偏移電壓ΔV后，第一差動輸出將不再輸出，第一開關(guān)231截止。此后，通過運算放大器100的電壓跟蹤動作，負(fù)載電容被充電，直到輸出電壓Vout變得與輸入電壓Vinp相等為止。
輸入電壓Vinp在時刻t1從電壓V1變化成電壓V2以后，輸出電壓Vout跟隨之并到達(dá)電壓V2的時間T，是從電壓V1到達(dá)比電壓V2只低出偏移電壓ΔV的電壓(V2-ΔV)的時間與由此到達(dá)電壓V2的時間的和。該時間T與只從運算放大器與向負(fù)載電容Co充電的情況比較明顯縮短。
而且，在時間t2，輸入電壓Vinp從高電壓V2向低電壓V1變化后，輸出電壓Vout也跟隨輸入電壓Vinp動作。此時，下降側(cè)輸入段電路220的2輸入的電壓差超過偏移電壓ΔV(Vinp-Vout＞ΔV)，因此輸出第二差動輸出，第二開關(guān)231導(dǎo)通。于是負(fù)載電容的電荷通過第二開關(guān)232向地電位Vss進(jìn)行電流放電。這個向地電位Vss的放電電流由于比向運算放大器100的放電電流大，因此如圖所示，負(fù)載電容Co的下降側(cè)輸入段電路220的二輸入的電壓差急速地放電至偏移電壓ΔV。
下降側(cè)輸入段電路220的二輸入的電壓差到達(dá)偏移電壓ΔV后，第二差動輸出將不再輸出，第二開關(guān)232截止。此后，通過運算放大器100的電壓跟蹤動作，負(fù)載電容被充電，直到輸出電壓Vout變得與輸入電壓Vinp相等為止。
輸入電壓Vinp在時刻t2從電壓V2變化成電壓V1以后，輸出電壓Vout跟隨之并到達(dá)電壓V1的時間T，也比只從運算放大器與向負(fù)載電容Co放電的情況明顯縮短。
圖3是表示圖1的緩沖電路的具體的電路構(gòu)成例的圖。運算放大器100是全程型(rail to rail)運算放大器，具有輸入段電路110和輸出段電路140。加速器200是以更具體的電路表示圖1所示的裝置。在這個圖3中，運算放大器100的MOSFET111～115、MOSFET121～125、MOSFET131、132、MOSFET141～142以及加速器200的MOSFET211～214、MOSFET221～224、MOSFET231、232在其柵極標(biāo)記○的為PMOS，除此以外為NMOS。這一點在其他實施例中也一樣。而且，電容器143、144是用于防止振蕩的，也可由MOSFET構(gòu)成。
在圖3中，在運算放大器100的輸入電路110中，由FET111～115構(gòu)成的差動放大電路是在輸入電壓Vinp從最低電壓(地電位Vss)到由第一電源電位Vdd提升至FET的門限電壓的電壓范圍內(nèi)動作的低電壓側(cè)的差動放大電路。由FET121～125構(gòu)成的差動放大電路是在輸入電壓Vinp從最高電壓(第一電源電位Vdd)到從地電位Vss到FET的門限電壓的高電壓范圍內(nèi)動作的高電壓側(cè)的差動放大電路。Vb1、Vb2分別是規(guī)定的偏置電壓。所以，這些差動放大電路是以恒流動作。而，F(xiàn)ET131、FET132是各差動放大電路的反復(fù)動作用的FET。
在運算放大器100的輸出段電路140中，由PMOS141構(gòu)成高電壓側(cè)的差動放大電路的PMOS124和電流鏡，由NMOS142構(gòu)成低電壓側(cè)的差動放大電路的PMOS114和電流鏡。
該全程(rail to rail)型運算放大器100的各放大電路的電流為了降低靜態(tài)消耗電流，抑制在小的電流值，而且由于輸出段的PMOS141、NMOS142構(gòu)成差動放大電路的PMOS124、NMOS114與電流鏡，因此其電流還是被抑制在小電流值。
該運算放大器100在整個第一電源電位Vdd到地電位Vss的范圍內(nèi)動作，而且由于動作電流降低，實現(xiàn)了低電能消耗。但是，另一方面由于輸出段的電流也降低，負(fù)載驅(qū)動能力減少，通過速率也降低了。
加速器200是為了彌補運算放大器100的通過速率降低而附加的，其功能如圖1、圖2所說明的那樣。作為其具體的構(gòu)成，上升側(cè)輸入段電路210由MOSFET211～214構(gòu)成的差動放大電路構(gòu)成，當(dāng)施加在NMOS218的柵極上的輸入電壓Vinp比施加在NMOS212的柵極上的輸出電壓Vout高出規(guī)定的偏移電壓ΔV時，保持偏移電壓ΔV以便使NMOS212進(jìn)行動作。
該偏移電壓ΔV比如可以在電源電壓為5V時，設(shè)定為0.1～0.2V左右。作為這個設(shè)定的方法，是通過將構(gòu)成差動晶體管的NMOS212和NMOS213之中的NMOS212作為一個晶體管元件，而將NMOS213做成4個晶體管元件的并聯(lián)連接體等，使這些晶體管元件的個數(shù)保持差異。一般來說，為了保持其偏移電壓ΔV，使NMOS212與NMOS213不匹配為好，因此除了使晶體管元件數(shù)目不同，還可以采用使晶體管元件的尺寸不同以及在一方插入電阻的方法。
下降側(cè)輸入段220由MOSFET221～224構(gòu)成的差動放大電路構(gòu)成，當(dāng)施加在PMOS222的柵極上的輸入電壓Vinp比施加在PMOS223的柵極上的輸出電壓Vout小于規(guī)定的偏移電壓ΔV時，保持偏移電壓ΔV以便使PMOS222進(jìn)行動作。
輸出段電路230在被輸入作為第一開關(guān)的PMOS231的上升側(cè)輸入段電路210的第一差動輸出時，進(jìn)行導(dǎo)通動作，而且在被輸入作為第二開關(guān)的NMOS232下降側(cè)輸入段電路220的第二差動輸出時，進(jìn)行導(dǎo)通動作。
參照圖3再次說明加速器200的動作，首先，在輸入電壓Vinp與輸出電壓Vout相等，比如處于地電位Vss的狀態(tài)下，NMOS212、NMOS213都處于截止?fàn)顟B(tài)。
這里，如果考慮到輸入電壓Vinp從地電位Vss變化到第一電源電位Vdd的情況，在上升側(cè)輸入段電路210上，由于輸入電壓Vinp對于輸出電壓Vout高出偏移電壓ΔV以上，所以NMOS212成為導(dǎo)通狀態(tài)，PMOS214的漏極電位比第一電源電位低。其結(jié)果，PMOS231導(dǎo)通，通過PMOS231從第一電源電位Vdd向負(fù)載電容Co在短時間內(nèi)進(jìn)行電流充電，輸出電壓Vout脈沖式地響應(yīng)急速上升。
輸出電壓Vout在到達(dá)比輸入電壓Vinp低出偏移電壓ΔV的電壓的時刻，NMOS212導(dǎo)通，與此相伴，PMOS231也導(dǎo)通。在此時，輸入電壓Vinp與輸出電壓Vout的電壓差就是偏置電壓ΔV，通過利用這個電壓差，以通過輸出段電路140的PMOS141恒定的電流向負(fù)載電容充電，使輸出電壓Vout以直線響應(yīng)速度到達(dá)輸入電壓Vinp。
而且，當(dāng)輸入電壓Vinp從第一電源電位Vdd變化到地電位Vss時，由上升側(cè)輸入段電路220以及輸出段電路230進(jìn)行同樣的動作。
根據(jù)實驗數(shù)據(jù)，在負(fù)載電容Co為147μF，使輸入電壓Vinp從0.1V變化到4.9V的情況下，輸出電壓Vout的響應(yīng)在4μs以內(nèi)。此時的電路靜止電流為7μA，今后還可能進(jìn)一步降低消耗。該電路尺寸為45μm×25μm，作為要求小型化的TFT-LCD等用的緩沖電路是有效的。
以上，在運算放大器100的輸出電流，在輸出電壓Vout的上升側(cè)與下降側(cè)的雙方被限定為小電流時，高速響應(yīng)輸入電壓Vinp的變化，生成輸出電壓Vout，并可以減少作為全體的消耗電能。通過設(shè)置數(shù)百個這樣的緩沖電路構(gòu)成驅(qū)動器IC，可以實現(xiàn)以低消耗電能，具有大容量驅(qū)動，高速響應(yīng)能力的顯示裝置源極驅(qū)動器用的驅(qū)動器IC。
圖4是表示本發(fā)明實施例2的緩沖電路的構(gòu)成的圖。在該圖4的實施例2中，連接成電壓跟蹤方式的運算放大器300，對于輸出電壓Vout的上升側(cè)輸出限制大小的恒定的輸出電流，對于輸出電壓Vout的下降側(cè)通過開關(guān)電路流過實質(zhì)上沒有限制的電流。加速器320對應(yīng)該運算放大器300的構(gòu)成，只對輸出電壓Vout的上升側(cè)加速輸出。
在圖4中，運算放大器300具備由MOSFET301～305構(gòu)成的差動放大電路、以及由MOSFET311、312構(gòu)成的輸出部，輸入電壓Vinp被輸入到非反相輸入端子的同時，輸出電壓Vout被反饋輸入到反相輸入端子。PMOS301和PMOS311在該柵極施加一定的偏置電壓Vb3，作為恒流源而動作。而且，NMOS305和NMOS304構(gòu)成電流鏡結(jié)構(gòu)。
加速器320具備具有由NMOS322、323、恒流源321、324構(gòu)成的偏移電壓ΔV的差動放大電路、以及有PMOS331構(gòu)成的開關(guān)電路。該差動放大電路，當(dāng)施加在NMOS322的柵極上的輸入電壓Vinp比施加在NMOS323的柵極上的輸出電壓Vout大出規(guī)定的偏移電壓ΔV時，保持偏移電壓ΔV以使NMOS322動作。
在該圖4的緩沖電路中，由于將靜止?fàn)顟B(tài)的電流設(shè)定為低值，輸入電壓Vinp與輸出電壓Vout相等的恒常狀態(tài)消耗電能減少。設(shè)想當(dāng)輸入電壓Vinp從恒常狀態(tài)到上升了偏移電壓ΔV以上的電壓值時，由于可從PMOS311供給的電流是小的低電流，因此不可能由此對負(fù)載電容快速充電。
另一方面，在加速器320中，輸入電壓Vinp比輸出電壓Vout高出偏移電壓ΔV時，NMOS322成為導(dǎo)通狀態(tài)，其漏極電位降低，PMOS331成為導(dǎo)通狀態(tài)。
這樣，負(fù)載電容被通過PMOS331流過的大電流進(jìn)行急速充電。這個急速充電，在當(dāng)輸出電壓Vout比輸入電壓Vinp低出偏移電壓ΔV的時刻結(jié)束。然后，由從PMOS311來的恒常電流，根據(jù)其驅(qū)動能力對負(fù)載電容Co進(jìn)行充電，使輸出電壓Vout與輸入電壓Vinp變得相等。負(fù)載電容Co的充電結(jié)束后進(jìn)入恒常狀態(tài)。
當(dāng)輸入電壓Vinp下降到低于這個恒常狀態(tài)的情況下，NMOS312成為導(dǎo)通狀態(tài)，對負(fù)載電容Co的電荷進(jìn)行急速放電，使輸出電壓Vout與輸入電壓Vinp變得相等。所以，即使沒有加速器320的加速也可以進(jìn)行高速響應(yīng)。
圖5是表示本發(fā)明實施例3的緩沖電路的構(gòu)成的圖。在該圖5的實施例3中，連接成電壓跟蹤方式的運算放大器400，對于輸出電壓Vout的下降側(cè)輸出限制大小的恒定的輸出電流，對于輸出電壓Vout的上升側(cè)通過開關(guān)電路流過實質(zhì)上沒有限制的電流。加速器420對應(yīng)該運算放大器400的構(gòu)成，只對輸出電壓Vout的下降側(cè)加速輸出。所以圖5的緩沖電路與圖3的緩沖電路對比，上升側(cè)與下降側(cè)是互逆的關(guān)系。
在圖5中，運算放大器400具備由MOSFET401～405構(gòu)成的差動放大電路、以及由MOSFET411、412構(gòu)成的輸出部，輸入電壓Vinp被輸入到非反相輸入端子的同時，輸出電壓Vout被反饋輸入到反相輸入端子。PMOS401和PMOS411在該柵極施加一定的偏置電壓Vb4，作為恒流源而動作。而且，NMOS405和NMOS404構(gòu)成電流鏡結(jié)構(gòu)。
加速器420具備具有由NMOS422、423、恒流源421、424構(gòu)成的偏移電壓ΔV的差動放大電路、以及由PMOS431構(gòu)成的開關(guān)電路。該差動放大電路，當(dāng)施加在NMOS422的柵極上的輸入電壓Vinp比施加在NMOS423的柵極上的輸出電壓Vout大出規(guī)定的偏移電壓ΔV時，保持偏移電壓ΔV以使NMOS422動作。
在該圖5的緩沖電路中，與圖4的緩沖電路只是在上升側(cè)和下降側(cè)呈互逆的關(guān)系，卻可以進(jìn)行同樣的動作，得到同樣的效果。
所以在圖4、圖5的第二、第三實施例中，也可以在高速響應(yīng)輸入電壓Vinp的變化，產(chǎn)生輸出電壓Vout的同時，降低整體的電能消耗。而且，運算放大器300、400的輸出電流，當(dāng)無論是輸出電壓的上升側(cè)或下降側(cè)都被限制為小電流的情況，也可以加速其輸出電流限制側(cè)的輸出。
由被連接成電壓跟蹤方式的，緩沖輸入電壓輸出輸出電壓的運算放大裝置和在其輸入電壓與輸出電壓之間存在規(guī)定的偏移電壓以上的電壓差時，輸出大于運算放大器的輸出電流的大電流的輸出加速裝置，共同驅(qū)動負(fù)載。這樣，當(dāng)輸入電壓有變化時，輸入電壓與輸出電壓的差到達(dá)規(guī)定的偏移電壓以下，主要由加速電路向負(fù)載供給電流，這以后有運算放大裝置向負(fù)載供給電流使輸出電壓變得(與輸入電壓)相等。所以，不但可以高速響應(yīng)輸入電壓的變化，還可以降低整體的電能消耗。
當(dāng)運算放大器的輸出電流在輸出電壓的上升側(cè)與下降側(cè)的兩方面都被限制為小電流時，以及上升側(cè)或下降側(cè)的任何一方被限制為小電流時的任一的情況，都可以加速其被限制電流側(cè)的輸出。
進(jìn)而，通過設(shè)置多個本發(fā)明的緩沖電路(比如數(shù)百個)構(gòu)成驅(qū)動器IC，就可以實現(xiàn)以低電能消耗，具有大容量驅(qū)動能力、可以高速響應(yīng)的顯示裝置用源驅(qū)動等用的驅(qū)動器IC。
權(quán)利要求
1.一種緩沖電路，其特征在于具備構(gòu)成向非反相輸入端子輸入輸入電壓，將輸出至輸出端子的輸出電壓反饋輸入到反相輸入端子的運算放大裝置；作為差動輸入而輸入所述輸入電壓與所述輸出電壓，當(dāng)其2個輸入存在超過規(guī)定的偏移電壓的差時，向所述輸出端子輸出比所述運算放大裝置的輸出電流大的輸出電流的輸出加速裝置。
2.如權(quán)利要求1所述的緩沖電路，其特征在于所述輸出加速裝置具備具有所述規(guī)定的偏移電壓的差動放大部；連接于電源電位與所述輸出端子之間，對應(yīng)所述差動放大部的輸出而被導(dǎo)通或截止的開關(guān)部。
3.如權(quán)利要求2所述的緩沖電路，其特征在于所述差動放大部具有當(dāng)所述輸入電壓比所述輸出電壓高出第一偏移電壓時，產(chǎn)生第一輸出的第一差動放大電路；當(dāng)所述輸出電壓比所述輸入電壓高出第二偏移電壓時，產(chǎn)生第二輸出的第二差動放大電路，所述開關(guān)部具有連接于第一電源電位和所述輸出端子之間，對應(yīng)所述第一輸出而被導(dǎo)通或截止的第一開關(guān)電路；連接于所述輸出端子與所述第二電源電位之間，對應(yīng)所述第二輸出而被導(dǎo)通或截止的的第二開關(guān)電路。
4.如權(quán)利要求2所述的緩沖電路，其特征在于所述運算放大裝置將從所述第一電源電位向所述輸出端子的電流限制在規(guī)定的電流值，通過開關(guān)電路使從所述輸出端子向第二電源電位流過電流，所述輸出加速裝置具備具有所述規(guī)定的偏移電壓的差動放大電路；連接于所述第一電源電位與所述輸出端子之間，對應(yīng)所述差動放大部的輸出而被導(dǎo)通或截止的開關(guān)部。
5.一種驅(qū)動器IC，其特征在于包含多個如權(quán)利要求1～4所述的緩沖電路。
全文摘要
本發(fā)明提供一種緩沖電路以及驅(qū)動器IC。由將輸入電壓進(jìn)行緩沖輸出的運算放大裝置及當(dāng)在其輸入·輸出電壓間存在規(guī)定的偏移電壓以上的電壓差時，輸出比從運算放大裝置輸出的電流大的電流的輸出加速裝置共同驅(qū)動負(fù)載。這樣，當(dāng)輸入電壓發(fā)生變化時，在輸入電壓與輸出電壓的差到達(dá)規(guī)定的偏移電壓以下為止，主要由輸出加速電路向負(fù)載供給電流，之后，由運算放大裝置向負(fù)載供給電流使得輸入輸出電壓變成相等。由此，可減小在靜止?fàn)顟B(tài)下的恒流源的電流值，并且通過附加只有在狀態(tài)變化時進(jìn)行供給負(fù)載電流或吸收負(fù)載電流動作的電路，可實現(xiàn)大容量驅(qū)動能力、高速輸出響應(yīng)，同時可降低電能消耗。
文檔編號H03K19/0175GK1497840SQ20031010137
公開日2004年5月19日 申請日期2003年10月16日 優(yōu)先權(quán)日2002年10月16日
發(fā)明者井口普之 申請人:羅姆股份有限公司