專利名稱：混合帶通與基帶δ－σ調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電信號的數(shù)字編碼，尤其涉及Δ-∑調(diào)制器。
背景技術(shù)：
為了利用CMOS數(shù)字信號處理技術(shù)的優(yōu)點，希望能以高精度對天線或變換器等源附近的帶通信號，即射頻(RF)或聲學(xué)信號作數(shù)字轉(zhuǎn)換，并在集成電路上實現(xiàn)模/數(shù)(A/D)轉(zhuǎn)換。Δ-∑調(diào)制器已成為實施模/數(shù)轉(zhuǎn)換的常用結(jié)構(gòu)，因為它能獲得高的精度，如大于10位，且無需高容差元件。
雖然Δ-∑調(diào)制器通常構(gòu)成一種離散時間系統(tǒng)，但是另一類Δ-∑調(diào)制器(本發(fā)明將包括在內(nèi))可以工作為連續(xù)時間系統(tǒng)。參照圖6，在連續(xù)時間調(diào)制器中，時間采樣操作發(fā)生在調(diào)制器環(huán)路401里的模/數(shù)轉(zhuǎn)換單元406內(nèi)。這樣，包括環(huán)路濾波器404在內(nèi)的一部分調(diào)制器環(huán)路401就工作成連續(xù)時間電路316，而不是工作成離散時間電路317。這與離散時間調(diào)制器相反，如圖7所示，時間采樣操作發(fā)生在調(diào)制器401前面的采樣保持電路318中。因此，在離散時間系統(tǒng)中，整個調(diào)制器環(huán)路工作成離散時間電路317。然而，將時間采樣操作推入噪聲整形環(huán)路，如在圖6中，導(dǎo)致調(diào)制器的工作速度高得多，結(jié)果能對更寬的帶寬作數(shù)字轉(zhuǎn)換。因此，盡管本發(fā)明可對低頻應(yīng)用實施成作為離散時間系統(tǒng)來工作，但是最好還是把本發(fā)明構(gòu)成一種連續(xù)時間系統(tǒng)。
連續(xù)時間Δ-∑ A/D轉(zhuǎn)換器15的一般結(jié)構(gòu)示于圖8。該轉(zhuǎn)換器15在輸入端接收模擬信號400，并把該信號供給Δ-∑調(diào)制器電路401。信號400在輸入Δ結(jié)402與反饋信號411有差別而形成誤差信號403。于是，得到的誤差信號經(jīng)環(huán)路濾波器404處理而實現(xiàn)∑功能。環(huán)路濾波器404一般構(gòu)成為積分器或一連串積分器，對環(huán)路中A/D轉(zhuǎn)換器406引入的量化噪聲作噪聲整形，由此實現(xiàn)精度極高的信號轉(zhuǎn)換。環(huán)路濾波器404可能相當(dāng)復(fù)雜，因為它可以包含來自數(shù)/模轉(zhuǎn)換器410的多個反饋通路，還可能包含前饋通路。環(huán)路濾波器404執(zhí)行低通或帶通功能。執(zhí)行低通功能時，形成的調(diào)制器稱為基帶Δ-∑調(diào)制器；執(zhí)行帶通功能時，該調(diào)制器稱為帶通Δ-∑調(diào)制器，而且這類濾波器通常用諧振器構(gòu)成。環(huán)路濾波器404的輸出由低位(一般為1-4位)A/D轉(zhuǎn)換器406采樣，后者的輸出407通過數(shù)/模(D/A)轉(zhuǎn)換器410回饋給輸入Δ結(jié)402，而且還供給數(shù)字信號處理(DSP)電路408，以在輸出端416恢復(fù)高度精密的數(shù)字信號。采樣時鐘414對A/D 406和D/A 410轉(zhuǎn)換器提供時序信號，放大器412對提供給D/A轉(zhuǎn)換器410的時鐘信號實行緩沖或延遲。
Δ-∑結(jié)構(gòu)以前一直應(yīng)用于音頻信號，但隨著半導(dǎo)體工藝的迅速增長，Δ-∑結(jié)構(gòu)現(xiàn)在已應(yīng)用于射頻(RF)信號，普通模擬RF信號處理電路正被數(shù)字電路取代。A/D轉(zhuǎn)換器在這種進(jìn)步中一直是受限制的技術(shù)，近年為改進(jìn)這種技術(shù)已作出了努力。已經(jīng)推出若干采樣超過1GHz的Δ-∑調(diào)制器，盡管這類器件的精密度仍低于大多數(shù)RF系統(tǒng)所需的精度。
參照圖9，圖示的典型基帶Δ-∑調(diào)制器401是應(yīng)用于RF下變頻電路鏈16的Δ-∑調(diào)制器，下變頻電路16應(yīng)用了低中頻(IF)轉(zhuǎn)換方案。圖9中，與圖8相同的電路部分用同樣的標(biāo)號表示，不再重述。調(diào)制器401里的環(huán)路濾波器圖示為低通濾波器462。應(yīng)用單一的基帶，Δ-∑調(diào)制器在混頻前先要作花費大的鏡像抑制濾波452、456。要求附加濾波的理由在于，在一般基帶調(diào)制器中，要抑制相反的邊帶要求，否則會漏入所需的邊帶而劣化信號。抑制反邊帶所需的濾波器一般很昂貴，通常不能將該濾波器集成在芯片上。圖9中，把這種附加濾波放在Δ-∑調(diào)制器401之前，圖示為輸入天線450接收的信號，并進(jìn)而通過第一帶通濾波器452、放大器454再是第二帶通濾波器456，第二帶通濾波器456的輸出信號是下變頻混頻器458以來自本振器470的信號轉(zhuǎn)換的頻率。
應(yīng)用兩個基帶Δ-∑調(diào)制器的另一種RF下變頻方案，是圖10所示的鏡像抑制結(jié)構(gòu)17。在RF輸入信號從輸入天線500傳輸通過前置濾波502與放大504后，用一正交單邊帶鏡像抑制混頻器519對復(fù)合基帶或低IF信號建立同相(I)和正交(Q)信道。這些信道經(jīng)兩個同步基帶Δ-∑調(diào)制器510、520采樣而產(chǎn)生輸出Q與I信號514、532，并被送給數(shù)字信號處理器(未示出)作信號恢復(fù)。一個邊帶至另一邊帶的泄漏由-90度偏移電路516的相位誤差和兩信道Q與I之間模擬電路的任何幅值或相位偏差決定。在現(xiàn)有的半導(dǎo)體工藝水平下，能獲得-30dB的邊帶漏泄，這就把前置濾波器鏡像抑制要求減少了30dB(還可構(gòu)制一種直接轉(zhuǎn)換結(jié)構(gòu)，其中將本振器置于頻帶中心，但信號轉(zhuǎn)換精密度則限于約30dB)。
第三種常用結(jié)構(gòu)是在RF下變頻電路鏈18中應(yīng)用帶通Δ-∑調(diào)制器560，如圖11所示。該結(jié)構(gòu)類似于圖9的基帶結(jié)構(gòu)，不過環(huán)路濾波器558、低通濾波器由帶通濾波器取代，這利于RF信號的直接采樣而無需模擬下變頻混頻。Δ-∑調(diào)制器560的輸出556供給數(shù)字下變頻混頻器580，對基帶信號形成Q與I信道564、566。以功能塊585表示的本振器一般以采樣時鐘592的1/4頻率工作。于是，輸出Q與I信道564、566傳給數(shù)字信號處理器而恢復(fù)該數(shù)字信號。該結(jié)構(gòu)的優(yōu)點是在數(shù)據(jù)轉(zhuǎn)換器和某種放大504前面只要求一個低質(zhì)量的帶通濾波器552。
在數(shù)字下變頻混頻器電路580中，本振器執(zhí)行塊585表示的功能(cos2πft)，f為本振器頻率，t為時間。在采樣時域中，值t用值n/fs代替，n是樣本數(shù)，fs為采樣鐘速。一般希望將本振器速率保持為1/4采樣時鐘頻率，目的在于提供結(jié)構(gòu)更加簡潔的混頻器，下面就清楚了。當(dāng)本振器速率保持為1/4采樣速率時，值f可用值fs/4代替，fs是采樣速率。這樣就形成函數(shù) ，簡化為(cosπn/2)。對樣本數(shù)n代入值0，形成(cos0)等于1。n＝1，函數(shù)(cosπ/2)等于0；n＝2，函數(shù)(cosπ)等于-1；而n＝3，函數(shù)為(cos3π/2)等于0。對后續(xù)的n值重復(fù)1、0、-1、0的樣式，由于值0、1與-1全都用2位表示，所以簡化了混頻器的實施。大多數(shù)帶通Δ-∑調(diào)制器的設(shè)計都使數(shù)字本振器以1/4采樣速率工作。
構(gòu)建的寬帶帶通Δ-∑調(diào)制器盡管采樣速率接近或超過1GHz，但是性能一直限于接近60dB動態(tài)范圍，帶寬約25MHz。然而，某些應(yīng)用場合要求動態(tài)范圍超過100dB，在生產(chǎn)環(huán)境中構(gòu)建這樣的結(jié)構(gòu)有若干具體問題。首先，環(huán)路濾波器相當(dāng)復(fù)雜，而且要用若干調(diào)諧電路實現(xiàn)諧振器要求的中心頻率與品質(zhì)因數(shù)。其次容許的環(huán)路延遲遠(yuǎn)遠(yuǎn)小于基帶調(diào)制器的延遲。環(huán)路延遲是對環(huán)路中的A/D轉(zhuǎn)換器計時、讓數(shù)據(jù)穩(wěn)定并由D/A轉(zhuǎn)換器把該數(shù)據(jù)鎖回輸入端所花的時間。環(huán)路的相位邊際通過調(diào)節(jié)積分器的單位增益頻率而得到，降低單位增益頻率，可得到更大的相位邊際，而相位邊際更大，可容許更大的環(huán)路延遲。在基帶調(diào)制器中，環(huán)路延遲可達(dá)t/(2Fs)，F(xiàn)s為采樣時鐘頻率。然而，在帶通調(diào)制器中，即使以1/(10Fs)的環(huán)路延遲也極難穩(wěn)定調(diào)制器，因為這類器件沒有控制穩(wěn)定性的積分器。例如，假定帶通濾波器工作于1/4采樣速率，要直接采樣1GHz的RF信號，就要求時鐘速率為4GHz，帶通環(huán)路濾波器為1GHz。使用1/(10Fs)的環(huán)路延遲要求，則4GHz采樣時鐘將要求環(huán)路延遲小于25psec，以當(dāng)今的技術(shù)幾乎是不可能的。頻率更高，則問題更大。
在本領(lǐng)域內(nèi)，曾有人報道過利用Δ-∑調(diào)制器改進(jìn)IF與RF帶通信號恢復(fù)的各種努力。如Gailus等人在美國專利No.4,857,928中稱，當(dāng)用混頻器將帶通信號加給Δ-∑A/D轉(zhuǎn)換器以前先下移至基帶范圍時，就變得難以區(qū)分該信號期望的0Hz分量與已得到附屬于該信號的不需要的DC偏移。為此，Gailus等人將其混頻器輸出饋給連續(xù)時間Δ-∑調(diào)制器，該調(diào)制器在其反饋通路中含一附加的DC校正電路。他們的Δ-∑調(diào)制器接收混頻器輸出，對該信號作濾波，然后在將結(jié)果送給量化器之前，從上一樣本中減去該DC分量。
Puckette，IV等人在美國專利No.4,888，557中稱，應(yīng)用Δ-∑調(diào)制器的另一個限制是A/D轉(zhuǎn)換器一般要求以四倍于目標(biāo)信號的頻率起作用。Puckette，IV等人說，可將這種高時鐘速率降至4f/2n+1，這里f是目標(biāo)信號的頻率，n為整數(shù)0、1、2等等，只要n不引起頻譜混淆。
Jensen等人的美國專利No.5,729,230提出一種適于同高達(dá)1GHz信號操作的Δ-∑調(diào)制器。Jensen等對電壓/電流轉(zhuǎn)換器提供收到的信號而構(gòu)成一種電流基Δ-∑轉(zhuǎn)換器。將收到的信號供給可調(diào)諧振器，該諧振器的輸出送給量化器，而量化器的輸出在回饋給輸入端前先送給D/A轉(zhuǎn)換器。構(gòu)制一個可調(diào)諧振器，他們的Δ-∑調(diào)制器就能起到帶通A/D轉(zhuǎn)換器與基帶A/D轉(zhuǎn)換器的雙重作用。
Hulkko等人的美國專利No.5,734,683揭示的一種結(jié)構(gòu)，適合于基帶Δ-∑轉(zhuǎn)換器與中頻信號聯(lián)用，Hulkko等人稱，這適用于無線電話應(yīng)用。Hulkko等人用切換電容器開關(guān)元件構(gòu)成混頻器與自動增益控制電路兩者，據(jù)稱減少了要求的元件數(shù)。
本發(fā)明的一個目的是提供一種Δ-∑調(diào)制器，它結(jié)合了基帶Δ-∑調(diào)制器和帶通Δ-∑調(diào)制器二者的優(yōu)點，形成一種包括的環(huán)路濾波器更簡單且更容許環(huán)路延遲的調(diào)制器，也不要求昂貴的前置濾波。
本發(fā)明的另一個目的是提供一種功耗更低、A/D轉(zhuǎn)換器時鐘速率減小且時鐘取十分之一方法簡便的Δ-∑調(diào)制器。

發(fā)明內(nèi)容
以上目的由一種Δ-∑調(diào)制器實現(xiàn)，該調(diào)制器在其正向通路中有一個下變頻混頻器電路，在其反饋通路中有一上變頻混頻器電路。調(diào)制器包括有兩只元件的環(huán)路濾波器、下變頻混頻器前面的帶通濾波器和下變頻混頻器后面的低通濾波器?；祛l電路可以構(gòu)制成有同相與正交通路的單邊帶混頻器。在這種調(diào)制器中，正交混頻器后面的環(huán)路濾波器有兩只低通濾波器，一只用于同相通路，另一只用于正交通路。反饋也有兩條通路，它們在上變頻混頻器中復(fù)合，產(chǎn)生回饋給輸入端的模擬信號。這類調(diào)制器有大量配置方案，包括對基帶環(huán)路濾波器和帶通環(huán)路濾波器部分有多條中間反饋通路。另外，可用已知的方法將這種調(diào)制器構(gòu)成級聯(lián)型結(jié)構(gòu)。調(diào)制器中ADC的數(shù)字輸出代表基帶信號，像常規(guī)Δ-∑調(diào)制器結(jié)構(gòu)一樣，可用數(shù)字信號處理方法取其1/10。
這樣，本發(fā)明得到的混合帶通與基帶Δ-∑調(diào)制器，既具有帶通Δ-∑調(diào)制器的某些優(yōu)點，如前置濾波更簡單，又具有基帶Δ-∑調(diào)制器的某些優(yōu)點，如充足的環(huán)路延遲補(bǔ)償。其它優(yōu)點還包括功耗低和鏡像抑制強(qiáng)。低功耗只要求一級線性化的大電流級就可實現(xiàn)，與通帶Δ-∑調(diào)制器相似。與之相比，在圖10中，已有技術(shù)的正交基帶結(jié)構(gòu)則要求兩個大電流混頻器和兩個大電流Δ-∑輸入級。在本發(fā)明結(jié)構(gòu)中，環(huán)路內(nèi)混頻器的線性度要求量減少約為環(huán)路濾波器第一部分在有關(guān)帶寬內(nèi)提供的增益倍數(shù)。本發(fā)明改進(jìn)的鏡像抑制是將混頻操作移入該環(huán)路而實現(xiàn)的。環(huán)路諸正交通路間的增益與相位失配誤差主要對量化噪聲而不是對信號起作用，因而減小了失配誤差的影響，還降低了對前置濾波器的要求。


圖1是本發(fā)明雙邊帶混合帶通與基帶Δ-∑調(diào)制器實施例的框圖。
圖2是本發(fā)明單邊帶混合帶通與基帶Δ-∑調(diào)制器實施例的框圖。
圖3是圖2帶減采樣速率電路的實施例的框圖。
圖4是圖3中本發(fā)明實施例的第一實施方案。
圖5是圖3中本發(fā)明實施例的第二實施方案。
圖6是已有技術(shù)的連續(xù)時間Δ-∑調(diào)制器的框圖。
圖7是已有技術(shù)的離散時間Δ-∑調(diào)制器的框圖。
圖8是已有技術(shù)的一般Δ-∑A/D轉(zhuǎn)換結(jié)構(gòu)的框圖。
圖9是已有技術(shù)應(yīng)用基帶Δ-∑調(diào)制器的RF接收系統(tǒng)的框圖。
圖10是已有技術(shù)應(yīng)用鏡像抑制Δ-∑調(diào)制器的RF接收系統(tǒng)的框圖。
圖11是已有技術(shù)應(yīng)用帶通Δ-∑調(diào)制器的RF接收系統(tǒng)的框圖。
實施本發(fā)明的較佳模式參照圖1，本發(fā)明的第一實施例是一種雙邊帶混合帶通與基帶Δ-∑調(diào)制器25，包括正向通路中的下變頻混頻器電路30和反饋通路中的上變頻混頻器電路38。天線20接收的輸入RF信號在輸入該調(diào)制器之前，先行進(jìn)通過某種前置濾波電路22和低噪聲放大器24。調(diào)制器25的第一電路是輸入Δ結(jié)26，其中輸入信號21與反饋信號23之差形成誤差信號29，該誤差信號29供給帶通噪聲整形濾波器28，再供給下變頻混頻器30，該信號與來自本振電路的信號混頻，本振器45以1/4采樣時鐘頻率工作。由于這是一種雙邊帶混頻器，所以低IF信號要用昂貴的前置濾波22消除RF的反邊帶。然后，來自下變頻混頻器30的信號通過低通噪聲整形濾波器32積分而產(chǎn)生高度精密的低IF信號。接著，該信號由產(chǎn)生數(shù)字信號63的A/D轉(zhuǎn)換器34量化，并供給數(shù)字信號處理器60作提取1/10與信號恢復(fù)。數(shù)字信號63還回饋給反饋通路中的上變頻混頻器38，信號在其中與來自第二本振器90的信號混頻，構(gòu)成前述那樣的序列[1，0，-1，0]。于是，上變頻混頻器38產(chǎn)生一信號并送給數(shù)/模轉(zhuǎn)換器50，而后者的模擬輸出是回饋給輸入Δ結(jié)26的反饋信號23。
采樣時鐘46對調(diào)制器25提供時序信號，該時鐘信號供給A/D轉(zhuǎn)換器34，并提供給緩沖器48后面的D/A轉(zhuǎn)換器50?；祛l器30的模擬本振器從偏離采樣時鐘46的除四電路45引出?；祛l器38的數(shù)字本振器用塊90的功能(cosnπ/2)構(gòu)建，也工作于1/4采樣時鐘頻率。如前所述，為了簡化混頻電路的構(gòu)建，通常希望本振器工作于1/4采樣速率。然而，根據(jù)具體應(yīng)用情況，其它頻率也可用于本振器頻率。模/數(shù)轉(zhuǎn)換器34和D/A轉(zhuǎn)換器50以時鐘全速率計時。
參照圖2，本發(fā)明的第二實施例是一種單邊帶混合帶通與基帶Δ-∑調(diào)制器125。如在圖1的雙邊帶實施例中一樣，在調(diào)制器125之前，天線20接收的輸入RF信號在輸入調(diào)制器125以前，先傳輸通過某種前置濾波電路22和前置放大器24。然而，對前置濾波的要求不像圖1雙邊帶實施例要求的那么緊迫。調(diào)制器125的第一電路是輸入Δ結(jié)26，其中輸入信號21與反饋信號23之差形成誤差信號29，該信號供給帶通濾波器28。于是，帶通濾波器28的輸出供給下變頻混頻器30，后者將該信號轉(zhuǎn)換成低IF，形成由正交(Q)27與同相(I)31信道組成的復(fù)合信號。這些信道都通過低通濾波器32、33和模/數(shù)轉(zhuǎn)換器34、35處理，然后將得到的輸出信道Qout36與Iout37供給數(shù)字信號處理器60作取1/10濾波和信號恢復(fù)。輸出信道Qout36與Iout37還回饋給反饋通路里的正交上變頻混頻器38，后者把該復(fù)合數(shù)字低IF信道轉(zhuǎn)換為數(shù)字帶通信號。根據(jù)正交上變頻混頻器38的輸出49，再把該數(shù)字帶通信號供給數(shù)/模轉(zhuǎn)換器50，后者將數(shù)字帶通信號轉(zhuǎn)換成模擬帶通反饋信號23，并回饋給輸入Δ結(jié)26。
參照圖3，圖2的單邊帶調(diào)制器實施例示成配有減采樣速率電路。在圖3的調(diào)制器325中，模/數(shù)轉(zhuǎn)換器34與35以一半主控時鐘速率工作，而D/A轉(zhuǎn)換器以主控時鐘全速率工作。當(dāng)本振器工作于1/4采樣時鐘頻率時，采樣速率的這種減小是可行的。如前所述，數(shù)字本振器序列在I信道中為[1，0，-1，0]，在Q信道中為
，因而圖3上變頻混頻器的輸出為[Iout(1)Qout(2)，-Iout(3)，-Qout(4)，……]。注意，任一信道中的每種其它采樣都被廢棄，因而A/D轉(zhuǎn)換器34與35的采樣速率可減小二倍。這些A/D轉(zhuǎn)換器可以不同的時鐘相位采樣，以產(chǎn)生所需的輸出[Iout(1)，Iout(3)，……]和[Qout(2)，Qout(4)，……]，或者以同相采樣，因而要求I信道作適當(dāng)延遲。這一延遲53必須在向上采樣52之后有效地出現(xiàn)在反饋通路中，并在調(diào)制器325和向上采樣52之后出現(xiàn)在輸出通路中。上變頻反饋電路67還原成簡單的邏輯。輸出通路電路68可被吸入DSP60而無需花費附加電路的費用。降低采樣速率在實施中具有優(yōu)點，如低功率操作和/或更快的操作總速率，因而A/D電路允許的穩(wěn)定時間更長。
參照圖4，圖3所示本發(fā)明實施例構(gòu)制的是一種第三階單邊帶混合帶通與基帶Δ-∑調(diào)制器725。該調(diào)制器725有一諧振器28和兩條兩個環(huán)路公用的反饋通路。于是，利用鏡像抑制混頻器30將環(huán)路分成兩條信道27與31。各信道27與3 1獨立的積分器32與33接在鏡像抑制混頻器30后面作進(jìn)一步的噪聲整形和穩(wěn)定度控制。如在前述實施例中一樣，輸入信號21供給輸入Δ結(jié)26并與反饋信號23求差。來自輸入Δ結(jié)26的輸出29供給諧振器28，然后在第二Δ結(jié)96與來自第二反饋環(huán)路的第二反饋信號93求差。Δ結(jié)96的輸出供給正交混頻器30，后者通過使該信號與來自本振器45帶-90度相位偏差18的信號混頻而產(chǎn)生基帶信號的正交信道Q27和同相信道I31，對中頻IF作下變頻。正交混頻器30可以將其輸入信號交替下變頻至基帶，不過下變頻至低IF更佳，因為這樣避免了0Hz分量，減小了鏡像抑制問題。Q信道27供給第一積分器32，后者執(zhí)行低通功能并作噪聲整形。然后把積分器32的輸出供給A/D轉(zhuǎn)換器34，把該信號轉(zhuǎn)換成數(shù)字基帶信號Qout36。I信道環(huán)路的工作方式與Q信道環(huán)路相似，只是與Q信道有90度相位差。I信道31供給第二積分器33，然后該信號供給A/D轉(zhuǎn)換器35轉(zhuǎn)換成數(shù)字基帶信號Iout37。數(shù)字基帶輸出信道Qout36與Iout37構(gòu)成調(diào)制器的輸出，再提供給輸出通路中的減采樣速率補(bǔ)償電路68。輸出通路包括兩個51、52的向上采樣，I信道37中有單元延遲53。接著，將這些信道供給數(shù)字信號處理器60作取1/10。這些信道還供給反饋通路中的所述上變頻電路67。上變頻電路67的輸出49分成兩條反饋通路，一條通路經(jīng)D/A轉(zhuǎn)換器94與增益元件69提供，在第二Δ結(jié)96形成反饋信號93；另一條通路路徑D/A轉(zhuǎn)換器50提供，在輸入Δ結(jié)26形成反饋信號23。
圖4的調(diào)制器725利用了鏡像抑制混頻器30節(jié)能的優(yōu)點，這是在它前面設(shè)置諧振器28實現(xiàn)的。諧振器28的中心頻率幾乎位于通帶內(nèi)任何一點，且其品質(zhì)因數(shù)較低(10～25)，只要在有關(guān)帶寬內(nèi)有足夠的增益。這樣在制造和溫度漂移與其它環(huán)境因素中允許諧振器有大的變化。諧振器增益將混頻器所需的第三階相交點IP3減少的量約為該諧振器的增益倍數(shù)。
本發(fā)明單邊帶實施例的另一實施方案示于圖5，它是第四階單邊帶混合帶通與基帶Δ-∑調(diào)制器825。一般而言，本發(fā)明類別更高的實施方案能更好地抑制量化噪聲，因而該方案是第四階電路，是本發(fā)明較佳的實施例。另外，本發(fā)明的其它實施方案可形成甚至階更高的電路，但是這些電路更難以穩(wěn)定。圖5的調(diào)制器825類似于圖4調(diào)制器的第三階結(jié)構(gòu)，只是在各環(huán)路中加了額外的積分器和額外的反饋通路。參照圖5，輸入信號21在輸入Δ結(jié)26與反饋信號23差分后，得到的信號29送到諧振器28，后者的輸出在第二Δ結(jié)96與第二反饋信號93差分，輸出供給混頻器30而下變頻為低IF。信道Q27和I31供給各自的積分器32、33作噪聲整形，接著把信道提供給分離的同等局部反饋環(huán)路，各信道在各自的局部Δ結(jié)70、80與各自的局部反饋信號123、133差分，它們的輸出供給各自的第二積分器72，82。每對積分器32、72和33、82同反饋通路一起提供低通響應(yīng)特性，積分器72和82的每個輸出供給各自的A/D轉(zhuǎn)換器34、35，形成數(shù)字基帶信道Qout36和Iout37。上采樣邏輯電路68接收Iout和Qout信道36、37，由51、52二者對它們作上采樣，I信道37有單位延遲53。上采樣邏輯電路68的輸出供給數(shù)字信號處理器60作1/10提取。調(diào)制器輸出36、37還回饋給上變頻電路67而產(chǎn)生數(shù)字帶通信號，該信號供給數(shù)/模轉(zhuǎn)換器50，由后者提供模擬帶通反饋信號23。該數(shù)字帶通信號還供給帶增益單元69的D/A轉(zhuǎn)換器94而提供模擬帶通反饋信號。另外，這些輸出信道36、37還供給各局部反饋環(huán)路中帶增益單元69的局部D/A轉(zhuǎn)換器76、86，對每個局部反饋環(huán)路提供局部反饋信號123、133。
圖5的第四階單邊帶混合結(jié)構(gòu)，對于指定的時鐘速率而言，性能上的提高在于增大了帶寬和/或改進(jìn)了信噪與失真比SIND。而且，由于進(jìn)一步抑制了空閑音，還改善了無亂真動態(tài)范圍(SFDR)。
本發(fā)明的混合帶通與基帶Δ-∑調(diào)制器電路可用CMOS或BiCMOS工藝實施，對于VHF、L與S波段通信和雷達(dá)系統(tǒng)的應(yīng)用，硅鍺(SiGe)BiCOMS是優(yōu)選工藝。另外，CMOS工藝還可應(yīng)用于頻率較低的場合，如聲納與超聲和其它聲學(xué)應(yīng)用場合。
在諸附圖中，混頻器38被圖示為D/A轉(zhuǎn)換器50前面的數(shù)字混頻器，但混頻器38同樣可以是接在D/A轉(zhuǎn)換器50與94后面的模擬混頻器。在單邊帶混合帶通與基帶Δ-∑調(diào)制器具有同相和正交上變頻混頻器的情況下，D/A轉(zhuǎn)換器50可以復(fù)用正交Q信道36和同相I信道37，將各反饋Q與I信道獨立地轉(zhuǎn)換成各自的模擬Q信號分量與模擬I信號分量。模擬Q信號分量將耦合至正交上變頻混頻器，而模擬I信道分量將耦合至同相上變頻混頻器，正交與同相混頻器的輸出相加后形成實際的模擬反饋信號?；蛘撸蓪/A轉(zhuǎn)換器50構(gòu)成第一與第二D/A轉(zhuǎn)換器組件，第一D/A轉(zhuǎn)換器組件將正交Q信道36耦合至正交上變頻混頻器，第二D/A轉(zhuǎn)換器將同相I信道37耦合至同相上變頻混頻器，同樣地，兩混頻器相加后產(chǎn)生實際的模擬反饋信號。
按照條約第19條的修改根據(jù)PCT條約19(1)條修改的聲明申請人修改了權(quán)項1，以便合并權(quán)項2中反饋通路中把上變頻混頻器置于DAC前面的限制。這與國際檢索報告(Yasuda等和Waterloo大學(xué))提供的已有技術(shù)不同，因為這兩份參考文獻(xiàn)揭示的Δ-∑調(diào)制器中，上變頻混頻器在反饋通路中置于DAC后面。因此，在本發(fā)明中，上變頻混頻器是一種數(shù)字上變頻混頻器，而在引證的已有技術(shù)中，上變頻混頻器是模擬上變頻混頻器。權(quán)項2與3已被刪除。
申請人還刪除了權(quán)項18～64，主要是為了在公布前和繼而進(jìn)入PCT國家階段之前，減少申請的權(quán)項數(shù)量。
按照條約第19條的修改1.一種Δ-∑調(diào)制器，其特征在于包括接收輸入信號的輸入節(jié)點；帶前饋輸入與前饋輸出的前饋通路；帶反饋輸入與反饋輸出的反饋通路，所述前饋輸出耦合至所述反饋輸入，用于產(chǎn)生沿所述反饋通路傳至所述反饋輸出的反饋信號；第一Δ結(jié)，用于對所述輸入節(jié)點與所述反饋輸出的信號內(nèi)容作差分，并將差分結(jié)果耦合至所述前饋輸入，以產(chǎn)生沿所述前饋通路傳至所述前饋輸出的前饋信號；所述前饋通路具有下變頻混頻器和模/數(shù)轉(zhuǎn)換器ADC，所述下變頻混頻器將所述前饋信號沿頻譜移至較低的載頻，所述ADC對所述前饋信號作數(shù)字轉(zhuǎn)換，并將轉(zhuǎn)換結(jié)果置于所述前饋輸出；所述反饋通路具有上變頻混頻器和數(shù)/模轉(zhuǎn)換器DAC，所述上變頻混頻器將所述反饋信號沿頻譜移至更高的載頻，所述DAC將所述反饋信號轉(zhuǎn)換至模擬域，所述上變頻混頻器在所述反饋通路中位于所述DAC前面。
2.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述Δ-∑調(diào)制器構(gòu)成一連續(xù)時間系統(tǒng)。
3.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述Δ-∑調(diào)制器構(gòu)成一離散時間系統(tǒng)。
4.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路還包括一信號整形濾波器，用于對所述前饋信號的噪聲分量整形。
5.如權(quán)利要求4所述的Δ-∑調(diào)制器，其特征在于，所述信號整形濾波器是一低通濾波器，且在所述前饋通路中置于所述下變頻混頻器后面。
6.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中在所述下變頻混頻器前面還包括一帶通濾波器。
7.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還具有控制所述ADC的采樣時鐘，在所述反饋通路中也具有控制所述上變頻混頻器的第一局部時鐘，所述第一局部時鐘的頻率基本上等于1/4所述采樣時鐘的頻率。
8.如權(quán)利要求6所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中還具有控制所述下變頻混頻器的第二局部時鐘，所述第二局部時鐘的頻率基本上等于1/4所述采樣時鐘的頻率。
9.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述反饋通路中還具有控制所述DAC的采樣時鐘，所述前饋通路中還具有控制所述ADC的局部時鐘，所述局部時鐘的頻率基本上等于1/2所述采樣時鐘的頻率。
10.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述下變頻混頻器是一種產(chǎn)生同相信道與正交信道的單邊帶下變頻器。
11.如權(quán)利要求10所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中的所述ADC包括同相ADC與正交ADC，所述同相ADC耦合至所述同相信道，所述正交ADC耦合至所述正交信道。
12.如權(quán)利要求11所述的Δ-∑調(diào)制器，其特征在于，所述反饋通路中的所述上變頻混頻器是一單邊帶上變頻器，具有同相上變頻混頻器元件、正交上變頻混頻器元件和將所述同相與正交上變頻混頻器元件的輸出求和的相加節(jié)點，所述同相ADC的輸出耦合至所述同相上變頻混頻器元件的輸入，而所述正交ADC的輸出耦合至所述正交上變頻混頻器元件的輸入。
13.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，還具有第二Δ結(jié)、第二DAC和一諧振器，所述第二DAC耦合成接收來自所述反饋通路的所述反饋信號，所述第二Δ結(jié)接收帶通輸入信號并將它與所述第二DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述諧振器，所述諧振器在所述輸入節(jié)點產(chǎn)生所述輸入信號。
14.如權(quán)利要求4所述的Δ-∑調(diào)制器，其特征在于，所述信號整形濾波器包括多個積分器，各積分器具有各自起自所述ADC輸出的局部反饋通路。
15.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于還包括第二Δ結(jié)點、噪聲整形濾波器和局部DAC，所述第二Δ結(jié)對所述前饋信號與所述局部DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述噪聲整形濾波器，所述ADC對所述噪聲整形濾波器的輸出作量化與數(shù)字化，所述ADC的輸出耦合至所述前饋輸出和所述局部DAC的輸入。
權(quán)利要求
1.一種Δ-∑調(diào)制器，其特征在于包括接收輸入信號的輸入節(jié)點；帶前饋輸入與前饋輸出的前饋通路；帶反饋輸入與反饋輸出的反饋通路，所述前饋輸出耦合至所述反饋輸入，用于產(chǎn)生沿所述反饋通路傳至所述反饋輸出的反饋信號；第一Δ結(jié)，用于對所述輸入節(jié)點與所述反饋輸出的信號內(nèi)容作差分，并將差分結(jié)果耦合至所述前饋輸入，以產(chǎn)生沿所述前饋通路傳至所述前饋輸出的前饋信號；所述前饋通路具有下變頻混頻器和模/數(shù)轉(zhuǎn)換器ADC，所述下變頻混頻器將所述前饋信號沿頻譜移至較低的載頻，所述ADC對所述前饋信號作數(shù)字轉(zhuǎn)換，并將轉(zhuǎn)換結(jié)果置于所述前饋輸出；所述反饋通路具有上變頻混頻器和數(shù)/模轉(zhuǎn)換器DAC，所述上變頻混頻器將所述反饋信號沿頻譜移至更高的載頻，所述DAC將所述反饋信號轉(zhuǎn)換至模擬域。
2.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述上變頻混頻器在所述反饋通路中置于所述DAC前面，而且是一數(shù)字上變頻混頻器。
3.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述上變頻混頻器在所述反饋通路中置于所述DAC后面，而且是一模擬上變頻混頻器。
4.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述Δ-∑調(diào)制器構(gòu)成一連續(xù)時間系統(tǒng)。
5.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述Δ-∑調(diào)制器構(gòu)成一離散時間系統(tǒng)。
6.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路還包括一信號整形濾波器，用于對所述前饋信號的噪聲分量整形。
7.如權(quán)利要求6所述的Δ-∑調(diào)制器，其特征在于，所述信號整形濾波器是一低通濾波器，且在所述前饋通路中置于所述下變頻混頻器后面。
8.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中在所述下變頻混頻器前面還包括-帶通濾波器。
9.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還具有控制所述ADC的采樣時鐘，在所述反饋通路中也具有控制所述上變頻混頻器的第一局部時鐘，所述第一局部時鐘的頻率基本上等于1/4所述采樣時鐘的頻率。
10.如權(quán)利要求8所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中還具有控制所述下變頻混頻器的第二局部時鐘，所述第二局部時鐘的頻率基本上等于1/4所述采樣時鐘的頻率。
11.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述反饋通路中還具有控制所述DAC的采樣時鐘，所述前饋通路中還具有控制所述ADC的局部時鐘，所述局部時鐘的頻率基本上等于1/2所述采樣時鐘的頻率。
12.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，所述下變頻混頻器是一種產(chǎn)生同相信道與正交信道的單邊帶下變頻器。
13.如權(quán)利要求12所述的Δ-∑調(diào)制器，其特征在于，所述前饋通路中的所述ADC包括同相ADC與正交ADC，所述同相ADC耦合至所述同相信道，所述正交ADC耦合至所述正交信道。
14.如權(quán)利要求13所述的Δ-∑調(diào)制器，其特征在于，所述反饋通路中的所述上變頻混頻器是一單邊帶上變頻器，具有同相上變頻混頻器元件、正交上變頻混頻器元件和將所述同相與正交上變頻混頻器元件的輸出求和的相加節(jié)點，所述同相ADC的輸出耦合至所述同相上變頻混頻器元件的輸入，而所述正交ADC的輸出耦合至所述正交上變頻混頻器元件的輸入。
15.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于，還具有第二Δ結(jié)、第二DAC和一諧振器，所述第二DAC耦合成接收來自所述反饋通路的所述反饋信號，所述第二Δ結(jié)接收帶通輸入信號并將它與所述第二DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述諧振器，所述諧振器在所述輸入節(jié)點產(chǎn)生所述輸入信號。
16.如權(quán)利要求6所述的Δ-∑調(diào)制器，其特征在于，所述信號整形濾波器包括多個積分器，各積分器具有各自起自所述ADC輸出的局部反饋通路。
17.如權(quán)利要求1所述的Δ-∑調(diào)制器，其特征在于還包括第二Δ結(jié)點、噪聲整形濾波器和局部DAC，所述第二Δ結(jié)對所述前饋信號與所述局部DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述噪聲整形濾波器，所述ADC對所述噪聲整形濾波器的輸出作量化與數(shù)字化，所述ADC的輸出耦合至所述前饋輸出和所述局部DAC的輸入。
18.一種Δ-∑調(diào)制器，其特征在于包括接收輸入信號的輸入節(jié)點；一前饋通路，具有前饋輸入、同相前饋輸出和正交前饋輸出，其中前饋輸入用于接收沿所述前饋通路傳播的前饋信號，所述前饋通路還包括a)具有同相下變頻混頻器元件與正交下變頻混頻器元件的單邊帶下變頻混頻器，所述正交下變頻混頻器元件與所述同相下變頻混頻器元件異相，所述單邊帶下變頻器將所述前饋信號加給所述同相與正交兩個下變頻混頻器元件，每個所述同相與正交下變頻混頻器元件將所述前饋信號沿頻譜移至第一預(yù)定載頻，所述同相混頻器元件的輸出耦合至所述同相前饋輸出，所述正交混頻器元件的輸出耦合至所述正交前饋輸出；b)噪聲整形電路組件，用于對所述前向傳播信號的噪聲分量整形；c)模/數(shù)轉(zhuǎn)換器ADC電路組件，用于對所述前饋信號作數(shù)字化；具有反饋輸出、同相反饋輸入和正交反饋輸入的反饋通路，所述同相前饋輸出耦合至所述同相反饋輸入，所述正交前饋輸出耦合至所述正交反饋輸入，所述同相與正交反饋輸入接收沿所述反饋通路傳到所述反饋輸出的合成反饋信號；所述反饋通路還具有i)單邊帶上變頻混頻器，其同相上變頻混頻器元件耦合至所述同相反饋輸入，其正交上變頻混頻器元件耦合至所述正交反饋輸入，而其相加結(jié)耦合至所述同相與正交上變頻混頻器元件的輸出，所述正交上變頻混頻器元件與所述同相上變頻混頻器元件異相，所述單邊帶上變頻混頻器將所述合成反饋信號沿頻譜移到等于輸入載頻的第二預(yù)定載頻；ii)數(shù)/模轉(zhuǎn)換器DAC電路組件，用于將所述合成反饋信號轉(zhuǎn)換到模擬域；和第一Δ，用于對所述輸入節(jié)點與所述反饋輸出的信號內(nèi)容作差分，并將差分結(jié)果耦合至所述前饋輸入，以產(chǎn)生沿所述前饋通路傳播的所述前饋信號。
19.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述第二預(yù)定載頻等于輸入信號的載頻。
20.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述第一預(yù)定載頻低于所述第二預(yù)定載頻。
21.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述前饋輸入接收的所述前饋信號是一帶通信號，所述單邊帶下變頻混頻器將所述前饋信號轉(zhuǎn)換成基帶信號。
22.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述前饋輸入接收的所述前饋信號是一帶通信號，所述單邊帶下變頻混頻器將所述前饋信號轉(zhuǎn)換成IF信號。
23.如權(quán)利要求22所述的Δ-∑調(diào)制器，其特征在于，所述帶通信號是一RF信號，而所述IF信號的載頻低于所述RF信號。
24.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述單邊帶上變頻混頻器在所述反饋通路中位于所述DAC電路組件前面，而且是一種數(shù)字單邊帶上變頻混頻器。
25.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述單邊帶上變頻混頻器在所述反饋通路中位于所述DAC電路組件后面，而且是一種模擬單邊帶上變頻混頻器。
26.如權(quán)利要求25所述的Δ-∑調(diào)制器，其特征在于，所述DAC電路組件是單個數(shù)/模轉(zhuǎn)換電路，其輸入耦合至所述同相反饋輸入與正交反饋輸入，所述單個數(shù)/模轉(zhuǎn)換電路將所述同相與正交反饋輸入復(fù)用到各自的同相模擬信號分量和正交模擬信號分量，所述同相模擬信號分量耦合至所述同相上變頻混頻器元件，所述正交模擬信號分量耦合至所述正交上變頻混頻器元件。
27.如權(quán)利要求25所述的Δ-∑調(diào)制器，其特征在于，所述DAC電路組件包括第一和第二數(shù)/模DAC子組件，所述同相上變頻混頻器元件經(jīng)所述第一DAC子組件耦合至所述所述同相反饋輸入，所述正交上變頻混頻器元件經(jīng)所述DAC子組件耦合至所述正交反饋輸入。
28.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述ADC電路組件在所述前饋通路內(nèi)位于所述單邊帶下變頻混頻器后面，所述ADC電路組件還包括第一與第二模/數(shù)轉(zhuǎn)換器ADC子組件，每個所述第一與第二ADC子組件對其各自的輸入作數(shù)字化，所述同相混頻元件的輸出經(jīng)所述第一ADC子組件耦合至所述同相前饋輸出，所述正交混頻元件的輸出經(jīng)所述第二ADC子組件耦合至所述正交前饋輸出。
29.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述噪聲整形電路組件在所述前饋通路內(nèi)位于所述單邊帶下變頻混頻器后面，所述噪聲整形電路還包括第一與第二濾波電路，所述同相混頻元件的輸出經(jīng)所述第一濾波電路耦合至所述同相前饋輸出，所述正交混頻元件的輸出經(jīng)所述第二濾波電路耦合至所述正交前饋輸出。
30.如權(quán)利要求29所述的Δ-∑調(diào)制器，其特征在于，所述第一與第二濾波電路均為低通濾波器。
31.如權(quán)利要求29所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還包括一位于所述單邊帶下變頻混頻器前面的帶通濾波器，用于將所述前饋輸入耦合至所述單元邊帶下變頻混頻器。
32.如權(quán)利要求29所述的Δ-∑調(diào)制器，其特征在于，所述噪聲整形電路組件位于所述單邊帶下變頻混頻器與所述前饋通路內(nèi)所述ADC電路組件之間，所述ADC電路組件還包括第一與第二模/數(shù)轉(zhuǎn)換器ADC子組件，每個所述第一與第二ADC子組件對其各自的輸入作數(shù)字化，所述第一濾波電路的輸出耦合至所述第一ADC子組件的輸入，所述第二濾波電路的輸出耦合至所述第二ADC子組件的輸入，所述同相混頻元件的輸出經(jīng)所述第一濾波電路與所述第一ADC子組件耦合至同相前饋輸出，所述正交混頻元件的輸出經(jīng)所述第二濾波電路與所述第二ADC子組件耦合至所述正交前饋輸出。
33.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，還具有第二Δ結(jié)、第二DAC電路組件和一諧振器，所述第二DAC電路組件耦合成接收來自所述反饋通路的所述合成反饋信號，所述第二Δ結(jié)接收帶通輸入信號并將其與所述第二DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述諧振器，而所述諧振器在所述輸入節(jié)點產(chǎn)生所述輸入信號。
34.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于所述ADC電路組件包括第二Δ結(jié)點、第二噪聲整體電路組件、量化器和局部DAC，所述第二Δ結(jié)將所述前饋信號與所述局部DAC輸出作差分，所述第二Δ結(jié)的輸出耦合至所述第二噪聲整形電路組件，所述量化器對所述第二噪聲整形電路組件的輸出作量化和數(shù)字化，所述量化器的輸出耦合至所述局部DAC的輸入。
35.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述噪聲整形電路組件包括多個積分器，各積分器的局部反饋通路起自所述ADC電路組件的輸出。
36.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，還具有在所述前饋通路中控制所述ADC電路組件的采樣時鐘，而且還具有在所述反饋通路中控制所述單邊帶上變頻混頻器的第一局部時鐘，所述第一局部時鐘的頻率基本上等于1/4所述采樣時鐘頻率。
37.如權(quán)利要求36所述的Δ-∑調(diào)制器，其特征在于，還具有在所述前饋通路中控制所述單邊帶下變頻混頻器的第二局部時鐘，所述第二局部時鐘的頻率基本上等于1/4所述采樣時鐘頻率。
38.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，還具有在所述反饋通路中控制所述DAC電路組件的采樣時鐘，而且還具有在所述前饋通路中控制所述ADC電路組件的局部時鐘，所述局時鐘的頻率基本上等于1/2所述采樣時鐘頻率。
39.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述正交下變頻混頻器元件與所述同相下變頻混頻器元件相位差為90度。
40.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述正交上變頻混頻器元件與同相上變頻混頻器元件相位差為90度。
41.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，將所述Δ-∑調(diào)制器構(gòu)制成連續(xù)時間系統(tǒng)。
42.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，將所述Δ-∑調(diào)制器構(gòu)制成離散時間系統(tǒng)。
43.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，所述噪聲整形電路組件包括一低通濾波器，并在所述前饋通路中被置于所述單邊帶下變頻混頻器后面。
44.如權(quán)利要求18所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還包括一置于所述單邊帶下變頻混頻器前面的帶通濾波器。
45.一種Δ-∑調(diào)制器，其特征在于包括接收帶通輸入信號的輸入節(jié)點；具有前饋輸入、同相前饋輸出和正交前饋輸出的前饋通路，所述前饋輸入用于接收沿所述前饋通路傳播的前饋信號，所述前饋通路還具有a)帶同相與正交下變頻混頻器元件的單邊帶下變頻混頻器，所述正交下變頻混頻器元件與所述同相下變頻混頻器元件異相，所述單邊帶下變頻器對所述同軸與正交兩個下變頻混頻器元件施加所述前饋信號，各所述同相與正交下變頻混頻器元件將所述前饋信號沿頻譜移至第一預(yù)定載頻；b)第一和第二噪聲整形濾波器，所述同相混頻元件的輸出耦合至所述第一噪聲整形濾波器的輸入，所述正交混頻元件的輸出耦合至所述第二噪聲整形濾波器輸入；c)第一和第二模/數(shù)轉(zhuǎn)換器ADC，所述第一噪聲整形濾波器的輸出經(jīng)所述第一ADC耦合至所述同相前饋輸出，所述第二噪聲整形濾波器的輸出經(jīng)所述第二ADC耦合至所述正交前饋輸出；具有反饋輸出、同相反饋輸入與正交反饋輸入的反饋通路，所述同相前饋輸出耦合至所述同相反饋輸入，所述正交前饋輸出耦合至所述正交反饋輸入，所述同相和正交反饋輸入接收沿所述反饋通路傳播到所述反饋輸出的合成反饋信號；所述反饋通路還具有i)單邊帶上變頻混頻器，其同相上變頻混頻器元件耦合至所述同相反饋輸入，其正交上變頻混頻器元件耦合至所述正交反饋輸入，而其相加結(jié)耦合至所述同相和正交上變頻混頻器元件的輸出，所述正交上變頻混頻器元件與所述同相上變頻混頻器元件異相，所述單邊帶上變頻混頻器將所述合成反饋信號沿頻譜移至高于所述第一預(yù)定載頻的第二預(yù)定載頻；ii)數(shù)/模轉(zhuǎn)換器DAC電路組件，用于把所述合成反饋信號轉(zhuǎn)換到模擬域；和第一Δ結(jié)，用于將所述輸入節(jié)點與所述反饋輸出的信號內(nèi)容作差分，并將差分結(jié)果耦合至所述前饋輸入，以產(chǎn)生沿所述前饋通路傳播的所述前饋信號。
46.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述第二預(yù)定載頻等于帶通輸入信號的載頻。
47.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述同相和正交下變頻混頻器元件將所述前饋信號轉(zhuǎn)換成基帶信號。
48.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述同相和正交下變頻混頻器元件將所述前饋信號轉(zhuǎn)換成IF信號。
49.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述第一和第二噪聲整形濾波器中至少有一個包括多個積分器，各積分器各自的局部反饋通路起自各自一個所述第一和第二模/數(shù)轉(zhuǎn)換器的輸出。
50.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還包括一位于所述單邊帶下變頻混頻器前面的帶通濾波器，并將所述前饋輸入耦合至所述單邊帶下變頻混頻器。
51.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述第一和第二噪聲整形濾波器均是低通濾波器。
52.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述單邊帶上變頻混頻器在所述反饋通路中位于所述DAC電路組件前面，而且是一種數(shù)字單邊帶上變頻混頻器。
53.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述單邊帶上變頻混頻器在所述反饋通路中位于所述DAC電路組件后面，而且是一種模擬單邊帶上變頻混頻器。
54.如權(quán)利要求53所述的Δ-∑調(diào)制器，其特征在于，所述DAC電路組件是單個數(shù)/模轉(zhuǎn)換電路，其輸入耦合至所述同相與正交兩個反饋輸入，所述單個數(shù)/模轉(zhuǎn)換電路將所述同相和正交反饋輸入復(fù)用于各自的同相與正交模擬信號分量，所述同相模擬信號分量耦合至所述同相上變頻混頻器元件，所述正交模擬信號分量耦合至所述正交上變頻混頻器元件。
55.如權(quán)利要求53所述的Δ-∑調(diào)制器，其特征在于，所述DAC電路組件包括第一和第二數(shù)/模DAC子組件，所述同相上變頻混頻器元件經(jīng)所述第一DAC子組件耦合至所述同相反饋輸入，所述正交上變頻混頻器元件經(jīng)所述DAC子組件耦合至所述正交反饋輸入。
56.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，還具有第二Δ結(jié)、第二DAC電路組件和一諧振器，所述第二DAC電路組件耦合成接收來自所述反饋通路的所述合成反饋信號，所述第二Δ結(jié)接收帶通輸入信號并將其與所述第二DAC的輸出作差分，所述第二Δ結(jié)的輸出耦合至所述諧振器，而所述諧振器在所述輸入節(jié)點產(chǎn)生所述輸入信號。
57.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述第一和第二ADC中至少有一個包括第二Δ結(jié)點、第三噪聲整形濾波器、量化器和局部DAC，所述第二Δ結(jié)將所述前饋信號與所述局部DAC輸出作差分，所述第二Δ結(jié)的輸出耦合至第三噪聲整形濾波器，所述量化器對所述第三噪聲整形電路組件的輸出作量化和數(shù)字化，所述量化器的輸出耦合至所述局部DAC的輸入。
58.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還具有控制所述第一和第二ADC的采樣時鐘，而且在所述反饋通路中還具有控制所述單邊帶上變頻混頻器的第一局部時鐘，所述第一局部時鐘的頻率基本上等于1/4所述采樣時鐘頻率。
59.如權(quán)利要求58所述的Δ-∑調(diào)制器，其特征在于，在所述前饋通路中還具有控制所述單邊帶下變頻混頻器的第二局部時鐘，所述第二局部時鐘的頻率基本上等于1/4所述采樣時鐘頻率。
60.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，在所述反饋通路中還具有控制所述DAC電路組件的采樣時鐘，而在所述前饋通路中也具有控制所述第一與第二ADC的局部時鐘，所述局部時鐘的頻率基本上等于1/2所述采樣時鐘頻率。
61.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述正交下變頻混頻器元件與所述同相下變頻混頻器元件的相位差為90度。
62.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，所述正交上變頻混頻器元件與同相上變頻混頻器元件的相位差為90度。
63.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，將所述Δ-∑調(diào)制器構(gòu)制成連續(xù)時間系統(tǒng)。
64.如權(quán)利要求45所述的Δ-∑調(diào)制器，其特征在于，將所述Δ-∑調(diào)制器構(gòu)制成離散時間系統(tǒng)。
全文摘要
一種Δ－∑調(diào)制器(325),在調(diào)制電路的前向通路中有一下變頻混頻器電路(30),在調(diào)制器的反饋通路中有一上變頻混頻器(38)。調(diào)制器(325)包括有兩個元件的環(huán)路濾波器,帶通濾波器(28)在下變頻器(30)前面,低通濾波器(32、33)在下變頻器后面。該混頻電路可構(gòu)制成帶同相與正交通路的單邊帶抑制混頻器。在這種調(diào)制器中,正交混頻器后面的環(huán)路濾波器包括兩個低通濾波器(32、33),一個用于同相前向通路,另一個用于正交前向通路。反饋也有兩條通路,它們在位于DAC(50)前面的正交上變頻器(38)中復(fù)合,DAC(50)產(chǎn)生要回饋給輸入的實際模擬信號(23)。這類調(diào)制器可實施成多種配置,包括對基帶低通與帶通環(huán)路兩種濾波部分有多條中間反饋通路的結(jié)構(gòu)。
文檔編號H03M3/02GK1369139SQ00811292
公開日2002年9月11日 申請日期2000年6月12日 優(yōu)先權(quán)日1999年8月9日
發(fā)明者M·A·莫林 申請人:愛特梅爾股份有限公司