一種通信基帶處理的流程控制方法和硬件加速器電路的制作方法
【專利摘要】本發(fā)明提出一種通信基帶處理的流程控制方法，該方法包括：DSP/MCU處理器將物理層處理流程的控制指令轉(zhuǎn)化為以幀為單位的控制參數(shù)鏈表，所述鏈表的鏈表單元包括頭指針、信息載荷區(qū)和尾指針，鏈表單元之間通過指針相互連接，每個鏈表單元的信息載荷區(qū)包含了一個幀的所有控制參數(shù)；硬件加速器自動讀取并解析控制參數(shù)鏈表，根據(jù)解析出的控制參數(shù)執(zhí)行相應(yīng)的物理層流程處理，并向DSP/MCU處理器反饋處理結(jié)果。本發(fā)明還提出一種通信基帶處理的硬件加速器電路，包含：一個DMA模塊、一個鏈表解析模塊、一個指令調(diào)度模塊、一個中央控制器和多個物理層處理單元。
【專利說明】一種通信基帶處理的流程控制方法和硬件加速器電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無線通信領(lǐng)域，尤其涉及一種通信基帶處理的流程控制方法和硬件加速器電路。

【背景技術(shù)】
[0002]通信基帶處理器(通常為基帶芯片或FPGA電路)一般包含DSP或者MCU處理器組成的控制部分，以及硬件加速器組成的數(shù)據(jù)通路計算部分?；鶐幚砥髟谔幚砘鶐ㄐ派舷滦袛?shù)據(jù)時，按照通信網(wǎng)絡(luò)一般定義，劃分為Layerl (物理層)處理、Layer2 (數(shù)據(jù)鏈路層)處理、Layerf (網(wǎng)絡(luò)層)處理、MMI (人機接口)處理和應(yīng)用層軟件處理?；鶐幚砥魇褂肈SP/MCU實現(xiàn)Layer2和Layer3的處理；在Layerl的處理流程中，使用DSP/MCU負責算法流程控制，硬件加速器負責算法計算。
[0003]現(xiàn)有技術(shù)中通信基帶處理器實現(xiàn)Layerl的處理通常依靠DSP/MCU與硬件加速器頻繁的指令級的信息交互，有以下兩種常用方法:方法一，通過DSP/MCU執(zhí)行指令控制硬件加速器，并通過中斷獲取硬件加速器的中間狀態(tài)和處理結(jié)果，調(diào)整算法流程。該方法需要DSP/MCU的全程參與和指令的精確控制，軟硬件接口的信息交互過于頻繁，成為DSP/MCU的主要負荷之一。由于占用較多的DSP/MCU資源，從而不得不提升DSP/MCU的處理能力，導(dǎo)致處理器功耗和代價較大。方法二，采用固定的命令緩存區(qū)(buffer)，由DSP/MCU按照固定的格式，將控制命令填入，硬件加速器對命令緩存區(qū)自動讀取，解析并執(zhí)行，通過中斷匯報中間狀態(tài)和處理結(jié)果，并等待新的命令序列填入。這種方法同樣導(dǎo)致DSP/MCU和硬件加速器的交互頻率較高，并且不能修改緩存區(qū)中的命令，靈活行差，DSP/MCU計算資源也較大。


【發(fā)明內(nèi)容】

[0004]為了解決上述DSP/MCU與硬件加速器交互過多，DSP/MCU處理器資源消耗過高的問題，本發(fā)明提出一種通信基帶處理的流程控制方法，該方法為:
[0005]DSP/MCU處理器將物理層處理流程的控制指令轉(zhuǎn)化為以幀為單位的控制參數(shù)鏈表，所述鏈表的鏈表單元包括頭指針、信息載荷區(qū)和尾指針，鏈表單元之間通過指針相互連接，每個鏈表單元的信息載荷區(qū)包含了一個幀的所有控制參數(shù)；硬件加速器自動讀取并解析控制參數(shù)鏈表，根據(jù)解析出的控制參數(shù)執(zhí)行相應(yīng)的物理層流程處理，并向DSP/MCU處理器反饋處理結(jié)果。
[0006]優(yōu)選的，如圖1所示，上述DSP/MCU處理器將物理層處理流程的控制指令轉(zhuǎn)化為以幀為單位的控制參數(shù)鏈表具體為:在網(wǎng)絡(luò)層，DSP/MCU處理器處理應(yīng)用業(yè)務(wù)信息后傳遞給數(shù)據(jù)鏈路層；在數(shù)據(jù)鏈路層，DSP/MCU處理器將業(yè)務(wù)分割，生成以幀為單位的控制參數(shù)鏈表，并傳遞給物理層；在物理層，DSP/MCU處理器根據(jù)硬件加速器反饋的處理結(jié)果修改控制參數(shù)鏈表中的相關(guān)字段信息。
[0007]進一步的，上述鏈表單元的信息載荷區(qū)中的一個幀的所有控制參數(shù)可以由四層結(jié)構(gòu)構(gòu)成:第一層為一個子載波組的一組控制參數(shù)，對應(yīng)于單個子載波組的物理層處理;第二層由與編碼相關(guān)的控制參數(shù)和多個子載波組的控制參數(shù)構(gòu)成，對應(yīng)于編碼類型的物理層處理；第三層由多個業(yè)務(wù)塊的控制參數(shù)構(gòu)成，對應(yīng)于基于時隙或者基于頻段的物理層處理；第四層由多個幀的控制參數(shù)構(gòu)成，對應(yīng)于基于幀的物理層處理。相應(yīng)的，硬件加速器的處理可以具體為:
[0008]硬件加速器根據(jù)鏈表指針依次自動尋找下一幀的鏈表單元位置，讀取每個幀的鏈表單元中的信息載荷區(qū)并解析，根據(jù)解析出的控制參數(shù)的四層結(jié)構(gòu)，配置硬件加速器內(nèi)單個子載波組的物理層處理單元、編碼類型的物理層處理單元、基于時隙或者基于頻段的物理層處理單元、基于幀的物理層處理單元，然后由各個物理層處理單元根據(jù)配置對該幀的數(shù)據(jù)自動依次執(zhí)行物理層處理流程的各個環(huán)節(jié)處理，最后向DSP/MCU處理器反饋處理結(jié)果O
[0009]優(yōu)選的，對于上行基帶處理，在上行控制參數(shù)鏈表的鏈表單元的信息載荷區(qū)中還包括一個數(shù)據(jù)指針區(qū)域，指向待處理的數(shù)據(jù)區(qū)域，硬件加速器自動加載所述數(shù)據(jù)指針指向的數(shù)據(jù)，執(zhí)行上行物理層處理流程后，將處理成功或者失敗的消息通過中斷通知DSP/MCU處理器。
[0010]優(yōu)選的，對于下行基帶處理，在下行控制參數(shù)鏈表的鏈表單元的信息載荷區(qū)中還包括一個數(shù)據(jù)指針區(qū)域，硬件加速器執(zhí)行下行物理層處理流程后，將得到的下行接收數(shù)據(jù)存入數(shù)據(jù)指針地址中，然后通過中斷通知DSP/MCU處理器讀取數(shù)據(jù)指針地址的內(nèi)容。
[0011]優(yōu)選的，如圖2所示，DSP/MCU處理器和硬件加速器通過信號量實現(xiàn)同步:所述信號量為存儲在特定存儲空間的變量，DSP/MCU處理器每生成一幀的鏈表單元則增加信號量的值，然后硬件加速器查詢信號量得知其被改寫后，則自動讀取并解析該幀的鏈表單元，執(zhí)行相應(yīng)的物理層處理流程，并減小信號量的值。
[0012]本發(fā)明還提出一種通信基帶處理的硬件加速器電路，該電路如圖3所示，包含以下部分:一個DMA (Direct Memory Access)模塊、一個鏈表解析模塊、一個指令調(diào)度模塊、一個中央控制器和多個物理層處理單元；
[0013]DMA模塊用于讀取鏈表單元，以及讀取需要進行上行物理層處理的數(shù)據(jù)或者存儲下行物理層處理完畢的數(shù)據(jù)；鏈表解析模塊用于解析控制參數(shù)鏈表；指令調(diào)度模塊用于將鏈表解析模塊解析到的控制參數(shù)傳遞給中央控制器；中央控制器用于根據(jù)控制參數(shù)控制DMA模塊和物理層處理單元；各個物理層處理單元用于依次執(zhí)行物理層處理流程的各個環(huán)節(jié)處理。
[0014]優(yōu)選的，上述電路用于上行物理層處理，所述多個物理層處理單元包括:加擾單元、編碼單元、交織單元、調(diào)制單元、碼擴單元、載波映射單元、天線處理單元、IFFT單元。
[0015]優(yōu)選的，上述電路用于下行物理層處理，所述多個物理層處理單元包括:FFT單元、載波解映射單元、天線信號估計單元、信道估計單元、符號檢測單元、解碼擴單元、解交織單元、譯碼單元、解擾單元。
[0016]本發(fā)明通過控制參數(shù)鏈表的方式實現(xiàn)基帶通信處理中DSP/MCU與物理層硬件加速器的交互控制，不需要DSP/MCU直接控制硬件加速器，硬件加速器可以通過控制鏈表中的控制參數(shù)信息自動處理和定時接收和發(fā)送通信數(shù)據(jù)，大大減小了 DSP/MCU和硬件加速器之間的信息交互頻率，使得DSP/MCU可以釋放出來進行Layer2和Layer3的處理，達到減小處理功耗和代價的目的，同時減小了指令存儲量，降低了通信協(xié)議的軟件開發(fā)成本，提高了通信基帶處理流程控制的實時性。此外，本發(fā)明的控制參數(shù)鏈表與具體物理存儲區(qū)位置無關(guān)，存儲區(qū)更具靈活性。

【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明的DSP/MCU處理器將控制指令轉(zhuǎn)化為控制參數(shù)鏈表的示意圖；
[0018]圖2是本發(fā)明的DSP/MCU處理器和硬件加速器通過信號量實現(xiàn)同步的示意圖；
[0019]圖3是本發(fā)明的采用控制參數(shù)鏈表的硬件加速器電路的結(jié)構(gòu)示意圖；
[0020]圖4是本發(fā)明實施例一的上行處理的控制參數(shù)鏈表的結(jié)構(gòu)示意圖；
[0021]圖5是本發(fā)明實施例一的下行處理的控制參數(shù)鏈表的結(jié)構(gòu)示意圖；
[0022]圖6是本發(fā)明實施例二的上行基帶處理的硬件加速器的電路結(jié)構(gòu)圖；
[0023]圖7是本發(fā)明實施例三的下行基帶處理的硬件加速器的電路結(jié)構(gòu)圖。

【具體實施方式】
[0024]下面結(jié)合附圖對本發(fā)明的【具體實施方式】作詳細的說明。
[0025]實施例一:采用控制參數(shù)鏈表的通信基帶處理的流程控制方法
[0026]本實施例的通信基帶芯片設(shè)計了控制參數(shù)鏈表，在網(wǎng)絡(luò)層，DSP/MCU處理器處理應(yīng)用業(yè)務(wù)信息后傳遞給數(shù)據(jù)鏈路層；在數(shù)據(jù)鏈路層，DSP/MCU處理器將業(yè)務(wù)分割，生成以幀為單位的控制參數(shù)鏈表，并傳遞給物理層；在物理層，DSP/MCU處理器根據(jù)硬件加速器反饋的處理結(jié)果修改控制參數(shù)鏈表中的相關(guān)字段信息。
[0027]本實施例按照物理層的上行和下行處理，將控制參數(shù)鏈表分為上行發(fā)送控制參數(shù)鏈表和下行接收控制參數(shù)鏈表，鏈表結(jié)構(gòu)分別如圖4和圖5所示。控制參數(shù)鏈表的鏈表單元包括頭指針、信息載荷區(qū)和尾指針。鏈表單元之間通過指針相互連接，可以前向或后向查找，還可以通過修改頭尾指針來修改鏈表單元之間的相互連接關(guān)系。在硬件執(zhí)行的過程中可以根據(jù)實際情況，進行靈活的編輯、刪減、插入等操作。因為鏈表采用軟件常用的數(shù)據(jù)鏈表結(jié)構(gòu)，軟件編程人員可以根據(jù)鏈表的具體結(jié)構(gòu)對控制參數(shù)鏈表進行數(shù)據(jù)建模，封裝各種查找、修改和創(chuàng)建函數(shù)，方便鏈表的創(chuàng)建和修改。
[0028]圖4中，上行發(fā)送幀的控制參數(shù)鏈表包含頭指針(前一幀的鏈表地址)、同步信息、幀配置信息、尾指針(下一幀的鏈表地址)、業(yè)務(wù)信息、業(yè)務(wù)指針(多個業(yè)務(wù)之間通過業(yè)務(wù)指針連接)、業(yè)務(wù)配置信息等字段。同步信息包含當前鏈表單元有效性標志、數(shù)據(jù)和參數(shù)有效性標志、調(diào)試標志等信息，用來控制硬件是否執(zhí)行當前幀發(fā)送。幀配置信息包含了發(fā)送模式、天線模式、時隙配比等信息等。業(yè)務(wù)信息包括編碼類型、交織類型、編碼數(shù)據(jù)長度等信息。業(yè)務(wù)配置信息包括調(diào)制類型、信道資源的配置、子載波配置參數(shù)，等。上行幀的鏈表單元還增加了上行發(fā)送數(shù)據(jù)的存儲指針，指向待處理及發(fā)送的業(yè)務(wù)數(shù)據(jù)，硬件加速器自動加載指針指向的數(shù)據(jù)，執(zhí)行上行物理層處理流程。
[0029]通過上段文字描述可見，本實施例的一個幀的控制參數(shù)由四層結(jié)構(gòu)構(gòu)成:第一層為一個子載波組的一組控制參數(shù)(即業(yè)務(wù)配置信息中的子載波配置參數(shù)等)，對應(yīng)于單個子載波組的物理層處理；第二層由與編碼相關(guān)的控制參數(shù)(即業(yè)務(wù)配置信息中的調(diào)制類型信息等)和多個子載波組的控制參數(shù)構(gòu)成(即業(yè)務(wù)配置信息中的信道配置信息等)，對應(yīng)于編碼類型的物理層處理；第三層由多個業(yè)務(wù)塊的控制參數(shù)(即業(yè)務(wù)信息)構(gòu)成，對應(yīng)于基于時隙或者基于頻段的物理層處理，每種業(yè)務(wù)塊可以是不同的編碼類型；第四層由多個幀的控制參數(shù)(即幀配置信息)構(gòu)成，對應(yīng)于基于幀的物理層處理，多個時隙或者多個頻段組成一個完整的幀結(jié)構(gòu)。通過這樣的分層處理，傳統(tǒng)方式中根據(jù)不同的時間點完成不同配置和控制的復(fù)雜流程就轉(zhuǎn)變成簡單的對鏈表的創(chuàng)建和修改，傳統(tǒng)工作方式中的復(fù)雜控制方式轉(zhuǎn)變?yōu)橛布娐犯鶕?jù)鏈表參數(shù)完成，大大降低了對處理器處理能力的需求，簡化了軟件編程和調(diào)試周期。
[0030]圖5的下行接收幀的控制參數(shù)鏈表與上行幀的鏈表結(jié)構(gòu)類似，下行幀的鏈表單元還增加了下行接收數(shù)據(jù)的存儲指針，硬件加速器在相應(yīng)的指針地址存放經(jīng)過下行處理后的業(yè)務(wù)數(shù)據(jù)信息，然后通過中斷通知DSP/MCU處理器讀取指針地址的內(nèi)容。
[0031]本實施例采用鏈表結(jié)構(gòu)后，基帶處理的控制過程包括，由DSP/MCU生成控制參數(shù)鏈表并寫入存儲器中，同時硬件加速器讀取并執(zhí)行控制鏈表指令，這兩個流程的執(zhí)行相對獨立，減少了傳統(tǒng)方式中因流程同步導(dǎo)致的資源和時間消耗。本實施例的DSP/MCU配置鏈表與硬件加速器執(zhí)行鏈表的同步方法僅通過信號量的方式就可以實現(xiàn)同步:在共享存儲器中存儲信號量數(shù)據(jù)結(jié)構(gòu)，用于指示鏈表單元是否準備好以及準備的數(shù)量，DSP/MCU處理器每生成一幀的鏈表單元則使信號量加1，并通知硬件加速器。然后硬件加速器查詢信號量，若非0，則讀取并解析該幀的鏈表單元，執(zhí)行發(fā)送和接收的通信流程處理，通知信號量減I ;硬件加速器查詢信號量，若信號量為0，則停止讀取鏈表，進入等待狀態(tài)。
[0032]上述硬件加速器讀取并執(zhí)行控制鏈表指令的流程具體處理為:硬件加速器首先按照軟件配置的鏈表地址找到控制參數(shù)鏈表的根結(jié)點，然后根據(jù)鏈表指針依次自動尋找下一幀的鏈表單元位置，讀取每個幀的鏈表單元中的信息載荷區(qū)并解析，根據(jù)解析出的控制參數(shù)的四層結(jié)構(gòu)自動配置硬件加速器內(nèi)單個子載波組的物理層處理單元、編碼類型的物理層處理單元、基于時隙或者基于頻段的物理層處理單元、基于幀的物理層處理單元，然后由各個物理層處理單元根據(jù)所述配置對該幀的數(shù)據(jù)自動依次執(zhí)行物理層處理流程的各個環(huán)節(jié)處理(針對上行，硬件加速器自動加載數(shù)據(jù)指針指向的上行數(shù)據(jù)，執(zhí)行編碼和調(diào)制，并發(fā)送符號數(shù)據(jù)；針對下行，硬件加速器自動接收下行載波，解調(diào)和解碼下行業(yè)務(wù)數(shù)據(jù))，最后硬件加速器向DSP/MCU處理器反饋處理結(jié)果(針對上行，將處理成功或者失敗的消息通過中斷通知DSP/MCU處理器；針對下行，通過中斷通知DSP/MCU處理器讀取數(shù)據(jù)指針地址中的內(nèi)容)。
[0033]實施例二:用于上行基帶處理的硬件加速器的電路
[0034]本實施例為一種用于上行基帶處理的硬件加速器，其結(jié)構(gòu)如圖6所示，包括:鏈表解析模塊LinkList CTRL，指令調(diào)度模塊CMD CTRL，中央控制器TX CTRL，上行物理層處理單元包括加擾單元、編碼單元、交織單元、調(diào)制單元、碼擴單元、子信道映射單元、多天線處理單元、子載波映射單元、IFFT單元等，以及上行DMA模塊。該硬件加速器的處理流程如下:
[0035]DSP根據(jù)Layer2/3層傳遞的基站消息，生成物理層上行發(fā)送的配置參數(shù)，并生成上行控制參數(shù)鏈表，寫入到存儲器LinkList Memory中，然后通知上行硬件加速器。上行硬件加速器通過DMA模塊讀取一個幀的鏈表單元中的鏈表參數(shù)，通過LinkList CTRL解析鏈表參數(shù)，通過CMD CTRL生成指令序列并傳遞給中央控制器，中央控制器根據(jù)指令序列和鏈表參數(shù)配置各個物理層處理單元，包括加擾、編碼、交織、調(diào)制、碼擴、子信道映射、多天線處理、IFFT等上行發(fā)送算法，并控制DMA模塊讀取待處理的數(shù)據(jù)，然后由各個物理層處理單元執(zhí)行一幀中多個業(yè)務(wù)的發(fā)送流程。當一幀發(fā)送結(jié)束后，硬件加速器根據(jù)鏈表中的指針，自動讀取下一個發(fā)送幀的鏈表單元，發(fā)送下一幀數(shù)據(jù)。
[0036]實施例三:用于下行基帶處理的硬件加速器電路
[0037]本實施例為一種用于下行基帶處理的硬件加速器，其硬件結(jié)構(gòu)和處理流程與實施例二的用于上行基帶處理的硬件加速器電路相似。該電路硬件結(jié)構(gòu)如圖7所示，包括:鏈表解析模塊LinkList CTRL，指令調(diào)度模塊CMD CTRL，中央控制器RX CTRL，下行物理層處理單元包括解擾單元、譯碼單元、解交織單元、解調(diào)單元、解碼擴單元、符號檢測單元、多天線信道估計單元、子載波解映射單元、FFT單元等，以及下行DMA模塊。該硬件加速器的處理流程如下:
[0038]DSP根據(jù)Layer2/3層傳遞的基站消息，生成物理層下行接收的配置參數(shù)，并生成下行控制參數(shù)鏈表，寫入到存儲器LinkList Memory中，然后通知下行硬件加速器。下行硬件加速器通過DMA模塊讀取一個幀的鏈表單元中的鏈表參數(shù)，通過LinkList CTRL解析鏈表參數(shù)，通過CMD CTRL生成指令序列并傳遞給中央控制器，中央控制器根據(jù)指令序列和鏈表參數(shù)配置各個物理層處理單元，包括FFT、子載波解映射、多天線信道估計、符號檢測、解碼擴、解調(diào)、解交織、譯碼、解擾等下行接收算法，然后由各個物理層處理單元執(zhí)行一幀中多個業(yè)務(wù)的接收流程。接收并處理完畢的數(shù)據(jù)通過DMA模塊存入到存儲器中，通過鏈表中的下行接收數(shù)據(jù)的存儲指針指示存儲地址，并通過中斷通知DSP讀取。當一幀接收結(jié)束后，硬件加速器根據(jù)鏈表中的指針，自動讀取下一個接收幀的鏈表單元，準備接收和解調(diào)下一幀數(shù)據(jù)。
[0039]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種通信基帶處理的流程控制方法，其特征在于，所述方法為: DSP/MCU處理器將物理層處理流程的控制指令轉(zhuǎn)化為以幀為單位的控制參數(shù)鏈表，所述鏈表的鏈表單元包括頭指針、信息載荷區(qū)和尾指針，鏈表單元之間通過指針相互連接，每個鏈表單元的信息載荷區(qū)包含了一個幀的所有控制參數(shù)； 硬件加速器自動讀取并解析控制參數(shù)鏈表，根據(jù)解析出的控制參數(shù)執(zhí)行相應(yīng)的物理層流程處理，并向DSP/MCU處理器反饋處理結(jié)果。
2.根據(jù)權(quán)利要求1的方法，其特征在于，所述DSP/MCU處理器將物理層處理流程的控制指令轉(zhuǎn)化為以幀為單位的控制參數(shù)鏈表具體為: 在網(wǎng)絡(luò)層，DSP/MCU處理器處理應(yīng)用業(yè)務(wù)信息后傳遞給數(shù)據(jù)鏈路層；在數(shù)據(jù)鏈路層，DSP/MCU處理器將業(yè)務(wù)分割，生成以幀為單位的控制參數(shù)鏈表，并傳遞給物理層；在物理層，DSP/MCU處理器根據(jù)硬件加速器反饋的處理結(jié)果修改控制參數(shù)鏈表中的相關(guān)字段信息。
3.根據(jù)權(quán)利要求2的方法，其特征在于，鏈表單元的信息載荷區(qū)中的一個幀的所有控制參數(shù)由四層結(jié)構(gòu)構(gòu)成:第一層為一個子載波組的一組控制參數(shù)，對應(yīng)于單個子載波組的物理層處理；第二層由與編碼相關(guān)的控制參數(shù)和多個子載波組的控制參數(shù)構(gòu)成，對應(yīng)于編碼類型的物理層處理；第三層由多個業(yè)務(wù)塊的控制參數(shù)構(gòu)成，對應(yīng)于基于時隙或者基于頻段的物理層處理；第四層由多個幀的控制參數(shù)構(gòu)成，對應(yīng)于基于幀的物理層處理。
4.根據(jù)權(quán)利要求3的方法，其特征在于，硬件加速器的處理具體為: 硬件加速器根據(jù)鏈表指針依次自動尋找下一幀的鏈表單元位置，讀取每個幀的鏈表單元中的信息載荷區(qū)并解析，根據(jù)解析出的控制參數(shù)的四層結(jié)構(gòu)，配置硬件加速器內(nèi)單個子載波組的物理層處理單元、編碼類型的物理層處理單元、基于時隙或者基于頻段的物理層處理單元、基于幀的物理層處理單元，然后由各個物理層處理單元根據(jù)配置對該幀的數(shù)據(jù)自動依次執(zhí)行物理層處理流程的各個環(huán)節(jié)處理，最后向DSP/MCU處理器反饋處理結(jié)果。
5.根據(jù)權(quán)利要求1的方法，其特征在于:對于上行基帶處理，在上行控制參數(shù)鏈表的鏈表單元的信息載荷區(qū)中還包括一個數(shù)據(jù)指針區(qū)域，指向待處理的數(shù)據(jù)區(qū)域，硬件加速器自動加載所述數(shù)據(jù)指針指向的數(shù)據(jù)，執(zhí)行上行物理層處理流程后，將處理成功或者失敗的消息通過中斷通知DSP/MCU處理器。
6.根據(jù)權(quán)利要求1的方法，其特征在于:對于下行基帶處理，在下行控制參數(shù)鏈表的鏈表單元的信息載荷區(qū)中還包括一個數(shù)據(jù)指針區(qū)域，硬件加速器執(zhí)行下行物理層處理流程后，將得到的下行接收數(shù)據(jù)存入數(shù)據(jù)指針地址中，然后通過中斷通知DSP/MCU處理器讀取數(shù)據(jù)指針地址的內(nèi)容。
7.根據(jù)權(quán)利要求1的方法，其特征在于，DSP/MCU處理器和硬件加速器通過信號量實現(xiàn)同步:所述信號量為存儲在特定存儲空間的變量，DSP/MCU處理器每生成一幀的鏈表單元則增加信號量的值，然后硬件加速器查詢信號量得知其被改寫后，則自動讀取并解析該幀的鏈表單元，執(zhí)行相應(yīng)的物理層處理流程，并減小信號量的值。
8.一種用于權(quán)利要求1所述方法的硬件加速器電路，其特征在于，所述電路包含以下部分:一個DMA模塊、一個鏈表解析模塊、一個指令調(diào)度模塊、一個中央控制器和多個物理層處理單元； DMA模塊用于讀取鏈表單元，以及讀取需要進行上行物理層處理的數(shù)據(jù)或者存儲下行物理層處理完畢的數(shù)據(jù)；鏈表解析模塊用于解析控制參數(shù)鏈表；指令調(diào)度模塊用于將鏈表解析模塊解析到的控制參數(shù)傳遞給中央控制器；中央控制器用于根據(jù)控制參數(shù)控制DMA模塊和物理層處理單元；各個物理層處理單元用于依次執(zhí)行物理層處理流程的各個環(huán)節(jié)處理。
9.根據(jù)權(quán)利要求7的電路，其特征在于，所述電路用于上行物理層處理，所述多個物理層處理單元包括:加擾單元、編碼單元、交織單元、調(diào)制單元、碼擴單元、載波映射單元、天線處理單元、IFFT單元。
10.根據(jù)權(quán)利要求7的電路，其特征在于，所述電路用于下行物理層處理，所述多個物理層處理單元包括:FFT單元、載波解映射單元、天線信號估計單元、信道估計單元、符號檢測單元、解碼擴單元、解交織單元、譯碼單元、解擾單元。
【文檔編號】H04L25/02GK104184687SQ201310195204
【公開日】2014年12月3日 申請日期:2013年5月23日 優(yōu)先權(quán)日:2013年5月23日
【發(fā)明者】韓睦華, 胡運飛, 吳奎奎, 王松 申請人:北京信威通信技術(shù)股份有限公司