瞬態(tài)電事件的電壓基本上不隨時(shí)間改變，檢測(cè)級(jí)202可以感知該活動(dòng)為穩(wěn)定的狀態(tài)條件和減弱或終止檢測(cè)信號(hào)1:^^而瞬態(tài)電事件仍是潛在的破壞性。例如，轉(zhuǎn)向圖3中的時(shí)刻，如果持續(xù)長(zhǎng)時(shí)間的峰值時(shí)間，第一結(jié)點(diǎn)N1的電壓的變化率是小的，電阻306上的電壓可以下降并且檢測(cè)信號(hào)Idetect可以衰減。返回到圖5所示，當(dāng)檢測(cè)信號(hào)IDETECT減弱，輸出節(jié)點(diǎn)N。, ?的電壓V 將開始被拉到第一節(jié)點(diǎn)N1W電壓。在特定情況下，PNP雙極結(jié)型晶體管512、514可以具有比NPN雙極結(jié)型晶體管406、408、410、412、510較低的電流增益β，從而在比較強(qiáng)的檢測(cè)信號(hào)Idetect可以失活。然而，如果上部參考電壓電路522被包括在內(nèi)，上部參考電壓電路522將通過(guò)鉗位第一激活信號(hào)Vw,?在約兩個(gè)二極管壓降從第二節(jié)點(diǎn)N2+段時(shí)間來(lái)抑制第一激活信號(hào)V 被拉至N ^勺電壓。最后，電流通過(guò)二極管連接的晶體管526、528應(yīng)該減弱到晶體管526、528失活并且第一激活信號(hào)Va^u被一直拉到第二節(jié)點(diǎn)Ν2。至少在這種方式中，上部參考電壓電路522被配置為增加第一激活信號(hào)Vw,?的持續(xù)時(shí)間并且使上部放電元件214將保持激活狀態(tài)的持續(xù)時(shí)間。此外,上部參考電壓電路522采用CMOS寄生雙極結(jié)型晶體管器件可以有助于實(shí)現(xiàn)具有相對(duì)低的電流增益β的驅(qū)動(dòng)級(jí)204 (更詳細(xì)地與圖6Α和6Β描述如下)。
[0080]在一個(gè)方面中，下部參考電壓電路502可以抑制第二激活信號(hào)Vw,?被升高超過(guò)電壓電平。例如，如上所述，下部參考電壓電路502被配置成抑制第二激活信號(hào)VmJjJ升高至超過(guò)第二節(jié)點(diǎn)N2約一個(gè)或多個(gè)二極管連接晶體管504、506的二極管壓降。在一些實(shí)施例中，第二激活信號(hào)被提供到放電級(jí)206的晶體管的柵極(例如，NM0S716下面結(jié)合圖7所描述)。因此，下部參考電壓電路502通過(guò)在激活期間保持較低的柵極電壓，可以有助于在降低耦合到第二激活信號(hào)^^^的放電級(jí)206的通態(tài)電阻。
[0081]此外，上部參考電壓電路522的電容器524可以向輸出節(jié)點(diǎn)Nau提供額外的電荷以增加第一激活信號(hào)Vw,?的持續(xù)時(shí)間，相對(duì)于激活信號(hào)已生成且沒(méi)有包括電容器524。例如，在激活過(guò)程中，電容器524被配置成貯存電荷，當(dāng)?shù)谝患せ钚盘?hào)Vw,?被拉低并且被配置以釋放所貯存的電荷因?yàn)殡p極結(jié)型晶體管510、512、514截止并且第一激活信號(hào)Vw,?被拉回至第一節(jié)點(diǎn)N1,從而增加了第一激活信號(hào)Vom的持續(xù)時(shí)間。同樣地,下部參考電路502的電容器508可向節(jié)點(diǎn)Na ^以提供額外的電荷以增加第二激活信號(hào)V 0N, y相對(duì)于激活信號(hào)已生成且電容器508未被包括在內(nèi)。
[0082]電阻器516、518、520可以被配置為減少上部驅(qū)動(dòng)器210a的站泄漏。另外地或替代地，電阻器516、518、520可以被配置以增加上部驅(qū)動(dòng)器210b的放大。例如,在一個(gè)實(shí)施例中，電阻器516、518、520可以具有從約IkQ到約50kQ的電阻。
[0083]電容器508、524可以配置為提供具有有效響應(yīng)時(shí)間與持續(xù)時(shí)間的激活信號(hào)Vqn,V0N；LO例如，在一個(gè)實(shí)施例中，電容器508、524可以具有從約10fF至約5pF的電容。
[0084]NPN型雙極結(jié)型晶體管510可以改變大小以有效地響應(yīng)檢測(cè)信號(hào)Idetect—例如，相對(duì)應(yīng)用的預(yù)期瞬態(tài)電事件，基于響應(yīng)時(shí)間、導(dǎo)通時(shí)間與可靠性方面的考慮。在一個(gè)實(shí)施例中，NPN雙極結(jié)型晶體管510可以具有被從約50 μ m2到約200 μ m2范圍中選擇的總發(fā)射極面積。例如，NPN型雙極結(jié)型晶體管510可以具有兩個(gè)帶組成，每個(gè)帶寬度約為1ym長(zhǎng)度約為ΙΟμπι。其他適用的發(fā)射極面積可以由本領(lǐng)域的普通技術(shù)人員可以容易地確定。
[0085]PNP雙極結(jié)型晶體管512、514可以改變大小以有效地響應(yīng)檢測(cè)信號(hào)Idetect—例如，相對(duì)于應(yīng)用的預(yù)期瞬態(tài)電事件基于諸如響應(yīng)時(shí)間、導(dǎo)通時(shí)間、以及可靠性方面的考慮。在一個(gè)實(shí)施例中，PNP雙極結(jié)型晶體管512、514可以分別具有從約50 μ m2到約500 μ m2范圍中選擇的總發(fā)射極面積。例如，在一個(gè)具體的實(shí)施例中，PNP雙極結(jié)型晶體管512、514各具有選擇為300 μ m2總發(fā)射極面積。例如，PNP雙極結(jié)型晶體管512、514各自可以具有由3帶組成的發(fā)射極，其寬度為約1ym且長(zhǎng)度約10 μ m。其他適用的發(fā)射區(qū)域可以由本領(lǐng)域的普通技術(shù)人員可以容易地確定。
[0086]二極管連接的場(chǎng)效應(yīng)晶體管504、506、526、528可以改變大小以提供參考電壓用于有效地維持激活信號(hào)VQN,u，VQN,l。在一個(gè)實(shí)施例中，二極管連接的場(chǎng)效應(yīng)晶體管504、506、526,528分別選擇為具有約50到500之間的長(zhǎng)度且在約I微米到約10微米之間的寬度。其他適用的長(zhǎng)度和寬度將被本領(lǐng)域的普通技術(shù)人員可以容易地確定。二極管連接的場(chǎng)效應(yīng)晶體管504、506、526、528可以對(duì)應(yīng)于絕緣柵場(chǎng)效應(yīng)晶體管，例如MOSFET。然而，應(yīng)當(dāng)理解的是，柵極可以由除了金屬的其他材料制成，諸如多晶硅，并且絕緣層可以由除了氧化硅的其他材料制成，諸如高k電介質(zhì)。還應(yīng)當(dāng)理解的是，二極管連接的場(chǎng)效應(yīng)晶體管504、506、526、528可以具有除了 MOSFET以外各種的結(jié)構(gòu)類型，其包括但不限于雙極結(jié)型晶體管、JFET、絕緣柵場(chǎng)效應(yīng)晶體管、MESFET, pHEMT、HBT等類似晶體管結(jié)構(gòu)類型。另外，二極管連接的場(chǎng)效應(yīng)晶體管504、506、526、528也可具有各種極性的，如N-通道、P-通道、NPN型、與PNP型；并且可以包括各種半導(dǎo)體材料，如鍶、碳化硅、砷化鎵、氮化鎵、鍺、與類似物。
[0087]圖6A和6B是示出可以包括在圖2中的上部和下部驅(qū)動(dòng)器電路210、212的雙極結(jié)型晶體管的實(shí)施例的橫截面的示意圖。示出的雙極結(jié)型晶體管可以對(duì)應(yīng)于，例如，上部與下部驅(qū)動(dòng)器210a、212a、210b、212b的一個(gè)或多個(gè)雙極結(jié)型晶體管，結(jié)合圖4與5所描述的。
[0088]在示出的圖6A的實(shí)施例中，PNP雙極結(jié)型晶體管512a被配置成如在下文中更詳細(xì)地描述傳導(dǎo)電流。PNP雙極結(jié)型晶體管512a包括:半導(dǎo)體襯底602，例如，但不限于，摻雜有P型摻雜劑的半導(dǎo)體材料。半導(dǎo)體襯底602可以包括η型講604、第一集電極區(qū)606,以及第二集電極區(qū)608。η型阱604可以包括第一基極區(qū)610、第二基極區(qū)域612、與發(fā)射極區(qū)614。在所示實(shí)施例中，半導(dǎo)體襯底602包括淺溝槽隔離(STI)區(qū)616、618、620、621。PNP雙極結(jié)型晶體管512a可以方便地由CMOS和/或完整的CMOS工藝來(lái)構(gòu)造，與BiCMOS工藝相比這可以減少生產(chǎn)成本。
[0089]半導(dǎo)體襯底602可以由硅、碳化硅、鍺、砷化鎵、氮化鎵，硅鍺和/或類似的半導(dǎo)體材料構(gòu)成。半導(dǎo)體襯底602可以摻雜,例如,使用P型摻雜劑輕微摻雜。第一和第二集電極區(qū)606、608與射極區(qū)614可以是P-型區(qū)。η型阱604和第一和第二基極區(qū)域610、612可以是η型區(qū)。集電極、發(fā)射極與基極摻雜區(qū)域606、608、610、612、614可以大量的摻雜，并且η型阱604可以被輕摻雜。例如，在η型阱604可以對(duì)應(yīng)于η型摻雜的上皮區(qū)域。這將通過(guò)本領(lǐng)域技術(shù)人員在本領(lǐng)域中可以理解，其他的摻雜分布可以基于各種考慮，諸如例如，集電極電阻、電流放大系數(shù)β、與類似性能特征來(lái)選擇。
[0090]STI區(qū)域616、618、620、621可以包括沉淀在發(fā)射極、集電極和基極區(qū)之間的一個(gè)或多個(gè)電介質(zhì)材料616、618、620、62υΤΙ區(qū)域616、618、620、621可以在相鄰區(qū)域606、608、610、612、614之間使電流漏泄減弱。在一些實(shí)施例中，STI區(qū)616、618、620、621可以有助于降低BJT器件512a的閾值電壓。
[0091]PNP雙極結(jié)型晶體管512a，具有如圖6A所示的結(jié)構(gòu)，可以配置成傳導(dǎo)電流。例如，在圖6A所示的實(shí)施例中，發(fā)射極電流可以橫向穿過(guò)“基極”一S卩，基極可以包括在η型阱604和基極區(qū)域610、612—對(duì)各自集電區(qū)606、608 (通過(guò)的集電極電流icl、ic2)。它可以理解，發(fā)射極電流、、、的一部分可以流動(dòng)到各自的基極區(qū)610，612 (經(jīng)由基極電流i bl、ib2)。橫向流動(dòng)的電流包括具有聚合方向基本平行于PNP雙極結(jié)型晶體管512a的表面的電流。例如，聚合的集電極電流ia、込流經(jīng)PNP雙極結(jié)型晶體管512a的基極在方向上基本平行于PNP雙極結(jié)型晶體管512a的表面上，相反的，例如，垂直地穿過(guò)基極到半導(dǎo)體襯底602，P型深阱(未示出)，和/或埋入P型阱(也未示出)。相應(yīng)地，在圖示的實(shí)施例中，集電極電流ia、込基本上不垂直流動(dòng)到半導(dǎo)體襯底602，然后到集電區(qū)606、608。應(yīng)當(dāng)理解的是，一些電流可以垂直流過(guò)η型阱604的結(jié)與P型襯底602。然而，相對(duì)于橫向凈電流，垂直穿過(guò)結(jié)的凈電流是很小的一例如，總的垂直電流可小于大約一半的橫向電流。
[0092]在一個(gè)實(shí)施例中，相對(duì)于發(fā)射極區(qū)域614的深度de，n型阱604具有足夠深的深度db，用以抑制大量的電流在發(fā)射極區(qū)域614與襯底602之間垂直流過(guò)，當(dāng)PNP雙極結(jié)型晶體管512a被激活處于導(dǎo)通狀態(tài)。例如，η型阱604的深度db可以在約200納米到約600納米的范圍內(nèi)被選擇，并且發(fā)射極區(qū)域614的深度4可以在約10納米到約100納米的范圍內(nèi)被選擇。
[0093]此外或替代地，PNP雙極結(jié)型晶體管512a的變體可以包括集電極(例如，第一與第二集電極區(qū)域606、608)與發(fā)射極(例如，發(fā)射極區(qū)域614)被橫向布置的結(jié)構(gòu)，如圖6A所不。例如，第一和第二集電極區(qū)606、608和圖6A的實(shí)施例所不的發(fā)射區(qū)614被并排布置(具有可能中間區(qū)域)，在雙極結(jié)型晶體管512a的表面向下看(例如，沿z方向向下)，并且基本上不重疊，以這種方式，雙極結(jié)型晶體管512a垂直穿過(guò)基極傳導(dǎo)集電極電流iel、ic2o
[0094]除了其他的(例如，具有并排的集電極與發(fā)射極區(qū)域606、608、614)，被配置如上所述PNP雙極結(jié)型晶體管512a的一個(gè)好處在與雙極結(jié)型晶體管512a可以通過(guò)CMOS工藝來(lái)制造。例如，CMOS工藝可以采用CMOS功能特征用于制造至少在摻雜區(qū)域604、606、608、610、612、614。在一個(gè)具體實(shí)施例中，CMOS工藝技術(shù)可以對(duì)應(yīng)于一個(gè)完全的CMOS工藝技術(shù)(而不是，例如，BiCMOS工藝)。這樣，在一個(gè)實(shí)施例中，集電區(qū)606、608可以具有被在約1nm至約10nm范圍內(nèi)選擇的深度d。與從I μ m到約10 μ m范圍選擇的寬度w。;基極區(qū)域610、612可以具有在約1nm到約10nm范圍內(nèi)選擇的深度db+與從約500nm到約5 μ m的范圍選擇的寬度wb+;并且發(fā)射極區(qū)域614可以具有從約1nm到10nm范圍內(nèi)選擇的深度de與從約Ιμπι到約10 μ m范圍內(nèi)選擇的寬度w 然而,將通過(guò)本領(lǐng)域技術(shù)人員，其他合適的半導(dǎo)體工藝技術(shù)和其他合適的尺寸，可以選擇在本領(lǐng)域中可以理解的。
[0095]因此，PNP雙極結(jié)型晶體管512a可以對(duì)應(yīng)于CMOS寄生雙極結(jié)型晶體管器件。CMOS寄生器件可以表現(xiàn)出比使用雙極結(jié)型晶體管本土半導(dǎo)體工藝(如BiCMOS工藝)來(lái)實(shí)現(xiàn)一些雙極結(jié)型晶體管器件更低的電流增益β和更大的集電極電阻。在一個(gè)實(shí)施例中，PNP雙極結(jié)型晶體管512a可以具有在約I到約5范圍內(nèi)電流增益β。另外地或替代地，PNP雙極結(jié)型晶體管512a可以具有在約5 Ω到20 Ω的范圍內(nèi)的集電極電阻。
[0096]圖6B是示出雙極結(jié)型晶體管406的另一個(gè)示例實(shí)施例的橫截面的示意圖。雙極結(jié)型晶體管406可以被包括在圖2中的上部與下部驅(qū)動(dòng)器電路210、212內(nèi)。BJT結(jié)構(gòu)406可以對(duì)應(yīng)于，例如，一個(gè)或多個(gè)上部與下部驅(qū)動(dòng)器210a、212a、210b、212b的NPN雙極結(jié)型晶體管，結(jié)合圖1與5所描述的。圖6a與6b的公共元素分享公共的參照標(biāo)識(shí)，并且本文所描述的雙極結(jié)型晶體管512a、406間的唯一差異為了簡(jiǎn)潔起見。
[0097]在所示的圖6B的實(shí)施例中，NPN雙極結(jié)型晶體管406可經(jīng)配置以傳導(dǎo)電流，如下面更詳細(xì)描述的。NPN型雙極結(jié)型晶體管結(jié)構(gòu)406包括包含深η型阱622、Ρ型阱624，以及第一和第二 η型阱626，628的半導(dǎo)體襯底602。第一 η型阱626和第二 η型阱628可以分別包括第一集電極區(qū)630和第二集電極區(qū)632。P型阱624可以包括第一基極區(qū)634、第二基極區(qū)域636、和發(fā)射極區(qū)域638。在圖示實(shí)施例中，半導(dǎo)體襯底602包括STI區(qū)域616、618、620、621。
[0098]在所不實(shí)施例中，第一和第二 η型講626、628、第一和第二集電極區(qū)630、632，與發(fā)射區(qū)638可以是η型半導(dǎo)體區(qū)域。第一和第二 η型阱626、628可以具有相對(duì)于第一和第二集電極區(qū)630、632與發(fā)射極區(qū)638濃度較低摻雜劑。第一和第二集電極區(qū)630、632和圖6Β中不出的實(shí)施例的發(fā)射極區(qū)638可以在半導(dǎo)體襯底602上并排構(gòu)成。P型講624和第一和第二基極區(qū)域634、636可以是P型半導(dǎo)體區(qū)域。P型阱相對(duì)于第一和第二基極區(qū)域634、636可以具有濃度較低的摻雜劑。
[0099]如前所述，NPN雙極結(jié)型晶體管406可被配置成傳導(dǎo)電流。例如，在所示的圖6Β的實(shí)施例中，發(fā)射極電流iE1的至少一部分和i ^橫向穿過(guò)的基底部流動(dòng)包括在P型阱624和基部區(qū)域634，636，從各集電區(qū)630，632 (通過(guò)的電流、和i C2的方式)。將理解，一些電流可以垂直流過(guò)P型的結(jié)井624及深η型阱622。然而，凈電流穿過(guò)該交界處的電流垂直地流過(guò)相對(duì)應(yīng)的凈橫向電流-小例如，在總的垂直電流可小于大約一半的橫向電流.
[0100]在一個(gè)實(shí)施例中，相對(duì)于發(fā)射區(qū)638的深度de，P型阱624的深度db足夠深用于抑制大量的