本發(fā)明涉及一種SiC JFET串的多階段驅(qū)動電路，屬于電力電子的技術(shù)領(lǐng)域。

背景技術(shù)：

近年來，隨著風(fēng)能等新能源的大力發(fā)展及電力電子的廣泛應(yīng)用，變流器成為變速恒頻發(fā)電，電機(jī)變頻調(diào)速、并網(wǎng)逆變器的主要組成部分。為克服硅基器件開關(guān)頻率低和損耗高等缺點，多電平變流器越來越多地應(yīng)用于大功率、中高壓領(lǐng)域。多電平變流器作為一種新型的高壓大容量變流器，雖然具有開關(guān)頻率低，輸出波形質(zhì)量高，系統(tǒng)效率高等優(yōu)點，但多電平變流器由于其使用的開關(guān)器件和儲能器件數(shù)量較多，一方面造成其體積較大，另一方面造成其控制和調(diào)制技術(shù)比較復(fù)雜，同時系統(tǒng)散熱也相對困難，特別是針對高功率密度，其缺陷也越來越顯著。雖然使用高壓硅基器件可以簡化其拓?fù)浣Y(jié)構(gòu)，但高壓硅基器件開關(guān)頻率僅能在1kHz之內(nèi)，被動器件體積較大，功率密度難以提高。如果選用新型的碳化硅器件，開關(guān)頻率可以提高至幾十kHz，但到目前為止，只有1200V和1700V SiC MOSFET和SiC JFET已經(jīng)有一些商業(yè)化產(chǎn)品，更高電壓等級SiC器件還處于實驗室研究階段，由于技術(shù)和成本原因，目前還未得到大規(guī)模使用。

技術(shù)實現(xiàn)要素：

為了解決上述技術(shù)問題，本發(fā)明提供了一種SiC JFET串的多階段驅(qū)動電路。

為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案是：

一種SiC JFET串的多階段驅(qū)動電路，包括主要由低壓MOSFET管和N個JFET管依次串聯(lián)構(gòu)成的JFET串以及N個JFET管驅(qū)動電路；

N個JFET管驅(qū)動電路依次串聯(lián)，第i個JFET管驅(qū)動電路的輸出端與其相鄰的第i+1個JFET管驅(qū)動電路的輸入端連接，i為整數(shù)，0<i<N，N個JFET驅(qū)動電路的輸出端分別與N個JFET的柵極連接。

還包括N個驅(qū)動電阻，驅(qū)動電阻的兩端分別與JFET管驅(qū)動電路的輸出端以及該JFET管驅(qū)動電路驅(qū)動的JFET柵極連接。

第1個JFET管驅(qū)動電路包括輔助低壓JFET管，輔助低壓JFET管的柵極輸入輔助低壓JFET管的驅(qū)動脈沖信號P_GJA，輔助低壓JFET管的源極與JFET串的源極連接，輔助低壓JFET管的漏極為第1個JFET管驅(qū)動電路的輸出端。

第二個至第N個JFET管驅(qū)動電路結(jié)構(gòu)一致，包括并聯(lián)的二極管、靜態(tài)均壓電阻和電阻電容串聯(lián)回路，二極管的陽極、靜態(tài)均壓電阻的一端以及電阻電容串聯(lián)回路的一端連接成第一節(jié)點，第一節(jié)點為JFET管驅(qū)動電路的輸入端，二極管的陰極、靜態(tài)均壓電阻的另一端以及電阻電容串聯(lián)回路的另一端連接成第二節(jié)點，第二節(jié)點為JFET管驅(qū)動電路的輸出端，第2個JFET管驅(qū)動電路輸入端輸入N個JFET管的驅(qū)動脈沖信號P_GJ。

第N個JFET管驅(qū)動電路的輸出端與JFET串的漏極之間設(shè)置有靜態(tài)均壓電阻。

JFET串的具體結(jié)構(gòu)為，低壓MOSFET管的源極作為JFET串的源極，低壓MOSFET管的柵極輸入低壓MOSFET管的驅(qū)動脈沖信號P_GM，N個JFET管依次串聯(lián)，第i個JFET管的漏極與其相鄰的第i+1個JFET的源極連接，第1個JFET管的源極與低壓MOSFET管的漏極連接，第1個JFET管柵極作為JFET串的柵極，第N個JFET管的漏極作為JFET串的漏極。

N＝6。

本發(fā)明所達(dá)到的有益效果：1、本發(fā)明可以實現(xiàn)至少6kV的高耐壓和開關(guān)頻率幾十kHz的功率器件，不僅提高了器件的運(yùn)行效率和頻率，而且有效的控制了成本；2、本發(fā)明還實現(xiàn)了完整的器件保護(hù)和啟動過程控制，非常適合于高壓、高溫、高功率密度電力電子變換器領(lǐng)域；3、本發(fā)明開關(guān)頻率較其他高壓器件高很多，因此其組成的換流器功率密度高；4、靜態(tài)均壓電阻可以實現(xiàn)各SiC JFET均壓，保證各SiC JFET不至于被擊穿，此外，由于該電阻很大，相對靜態(tài)損耗較小；5、動態(tài)運(yùn)行時，分壓由電阻電容串聯(lián)回路中的電阻電容決定，且電容的儲能基本用于SiC JFET器件的開通過程，因此，實際運(yùn)行的開關(guān)損耗較?。?、電路中電流反向流動時，通過對驅(qū)動鉗位電容自動放電，電流僅流過SiC JFET通道，既降低了導(dǎo)通損耗，又節(jié)省了反并聯(lián)二極管；7、多階段正電壓驅(qū)動，可以抵消驅(qū)動二極管的壓降，加速SiC JFET串的開通過程，且能保證各SiC JFET運(yùn)行在安全范圍內(nèi)；8、利用低壓MOSFET常通時的內(nèi)在小電阻檢測過流或短路電流，電路簡單，既能保證靜態(tài)或故障時Cascode結(jié)構(gòu)的完整運(yùn)行，又降低保護(hù)電路成本；9、利用低壓MOSFET、輔助低壓JFET和邏輯芯片CPLD的組合控制，可保證SiC JFET串任何時刻都不被擊穿或自然短路。

附圖說明

圖1為本發(fā)明的電路圖。

圖2為本發(fā)明的多階段驅(qū)動的脈沖信號圖。

圖3為本發(fā)明的保護(hù)電路圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明作進(jìn)一步描述。以下實施例僅用于更加清楚地說明本發(fā)明的技術(shù)方案，而不能以此來限制本發(fā)明的保護(hù)范圍。

如圖1所示，一種SiC JFET串的多階段驅(qū)動電路，包括低壓MOSFET管、6個JFET管、6個JFET管驅(qū)動電路和6個驅(qū)動電阻。

低壓MOSFET管的源極作為JFET串的源極，低壓MOSFET管的柵極輸入低壓MOSFET管的驅(qū)動脈沖信號P_GM，6個JFET管依次串聯(lián)，兩個相鄰JFET管的漏極與源極連接，第1個JFET管的源極與低壓MOSFET管的漏極連接，第1個JFET管柵極作為JFET串的柵極，第6個JFET管的漏極作為JFET串的漏極。

6個JFET管驅(qū)動電路依次串聯(lián)，兩個相鄰JFET管驅(qū)動電路的輸出端與輸入端連接，6個JFET驅(qū)動電路的輸出端分別通過6個驅(qū)動電阻與6個JFET的柵極連接。

第1個JFET管驅(qū)動電路包括輔助低壓JFET管，輔助低壓JFET管的柵極輸入輔助低壓JFET管的驅(qū)動脈沖信號P_GJA，輔助低壓JFET管的源極與JFET串的源極連接，輔助低壓JFET管的漏極為第1個JFET管驅(qū)動電路的輸出端。

第二個至第6個JFET管驅(qū)動電路結(jié)構(gòu)一致，包括并聯(lián)的二極管、靜態(tài)均壓電阻和電阻電容串聯(lián)回路，二極管的陽極、靜態(tài)均壓電阻的一端以及電阻電容串聯(lián)回路的一端連接成第一節(jié)點，第一節(jié)點為JFET管驅(qū)動電路的輸入端，二極管的陰極、靜態(tài)均壓電阻的另一端以及電阻電容串聯(lián)回路的另一端連接成第二節(jié)點，第二節(jié)點為JFET管驅(qū)動電路的輸出端，第2個JFET管驅(qū)動電路輸入端輸入N個JFET管的驅(qū)動脈沖信號P_GJ，第6個JFET管驅(qū)動電路的輸出端與JFET串的漏極之間也設(shè)置靜態(tài)均壓電阻，靜態(tài)均壓電阻可以實現(xiàn)各JFET管均壓，保證各JFET管不至于被擊穿，此外，由于該電阻很大，相對靜態(tài)損耗較小。JFET管驅(qū)動電路中的二極管可以用JFET寄生的二極管代替。

上述電路的靜止?fàn)顟B(tài)到啟動過程原理如下：

為了更好的說明上述工作原理，對圖1中的各符號進(jìn)行說明：J₁～J₆分別為6個JFET管，M₁為低壓MOSFET管，J_A為輔助低壓JFET管，R₁～R₅分別為5個電阻電容串聯(lián)回路中的電阻，C1～C5分別為5個電阻電容串聯(lián)回路中的電容，R_F1～R_F6分別為6個靜態(tài)均壓電阻，D_F1～D_F5分別為5個二極管，JGD1～JGD6分別為6個驅(qū)動電阻，CJ_S為JFET串的源極，對應(yīng)低壓MOSFET管的源極，CJ_D為JFET串的漏極，對應(yīng)J₆的漏極，CJ_MG為低壓MOSFET管的柵極，CJ_GA為輔助低壓JFET管的柵極，CJ_S1～CJ_S6分別為J₁～J₆的源極，CJ_G1～CJ_G6分別對應(yīng)J₁～J₆的驅(qū)動節(jié)點。

A1、靜態(tài)工作(即沒有開關(guān)動作)：此時加在M₁柵極CJ_GM的驅(qū)動電路輸出信號為0V(或驅(qū)動電路不工作)，此值大于M₁的門極閾值，因此M₁是關(guān)斷態(tài)。此時M₁是靜止?fàn)顟B(tài)，當(dāng)直流高壓加到SiC JFET串兩端時，M₁的漏極和源極電壓會上升。J_A此時也沒有封鎖信號，因此J_A漏極和源極是短路狀態(tài)，兩者的電壓差極小，即節(jié)點CJ_G1和CJ_S兩端電壓幾乎相等，因此當(dāng)M₁的漏極和源極電壓上升時，即節(jié)點CJ_S1電壓上升，此時J₁的柵極和源極電壓會減小，即節(jié)點CJ_G1和CJ_S1電壓會下降到J₁的柵極閾值以下，J₁進(jìn)入關(guān)斷過程。很明顯，現(xiàn)在JFET管和M₁組成一個完整的Cascode結(jié)構(gòu)，通過這個電路可以保證SiC JFET串處于關(guān)斷狀態(tài)，承受SiC JFET串漏極和源極兩端直流高壓。

B1、J₁開始關(guān)斷后，R₁C₁串聯(lián)回路兩端CJ_G2和CJ_G1電壓也隨之上升，而D_F1必然反向截止；雖然J₁漏極和源極兩端電壓與R₁C₁串聯(lián)回路兩端電壓的上升率不同，但在該模式下，最終的電壓狀態(tài)由R_F1～R_F6決定，因為JFET管的漏電流相對靜態(tài)均壓電阻的流通電流很小，即節(jié)點CJ_G2～CJ_G6將會繼續(xù)被鉗位，保證各JFET管的承受耐壓在器件額定值范圍內(nèi)。事實上，該SiC JFET串靜態(tài)均壓電阻的流通電流都是uA級，因此其靜態(tài)損耗極低，可以忽略不計。

C1、在檢測到SiC JFET串無短路情況，并確保P_GJ為閉鎖信號后，邏輯芯片開始啟動過程，首先PG_JA將延遲輸出閉鎖信號，然后P_GM將延遲輸出常導(dǎo)通信號；此后，P_GJ就可以正常輸出脈沖信號，實現(xiàn)變流器PWM輸出。

上述電路的工作原理，具體分為正常關(guān)斷過程、正常硬開關(guān)開通過程以及正常軟開關(guān)開通過程。

A2、正常關(guān)斷過程：此時加在CJ_GM的驅(qū)動電路輸出信號為-18V，該值小于M₁的門極閾值，因此M₁進(jìn)入常導(dǎo)通狀態(tài)；而此時突加在CJ_G1的驅(qū)動電路輸出信號為-18V，此值小于J₁的門極閾值，因此J₁進(jìn)入關(guān)斷過程。實際電路關(guān)斷過程開始后，SiC JFET串的CJ_D和CJ_S之間必然承受一定高壓直流電壓，因此CJ_S2和CJ_S1兩端電壓將會首先上升；此時J₁通道中部分電流轉(zhuǎn)移至R₁C₁串聯(lián)回路，R_F1由于阻值很大而可以忽略流通電流，因此CJ_G2和CJ_G1兩端電壓必然也隨之上升，D_F1必然反向截止；由于CJ_S2和CJ_S1兩端電壓的上升率小于CJ_G2和CJ_G1電壓的上升率(J₁漏極和源極的輸出電容值比C₁值大)，因此，當(dāng)CJ_S2和CJ_S1兩端電壓上升至一定數(shù)值時，CJ_G2和CJ_G1電壓被上升至CJ_S2和CJ_S1兩端電壓與JFET管閾值電壓之和，即CJ_G2和CJ_S2兩端電壓差變?yōu)樾∮贘FET管的門極閥值電壓，J₂開始關(guān)斷過程，隨后CJ_S3和CJ_S2兩端電壓開始上升，CJ_G3和CJ_G2電壓也同步上升；相同原理，由于CJ_S3和CJ_S2兩端電壓的上升率小于CJ_G3和CJ_G2電壓的上升率(J₂漏極和源極的輸出電容值比C₂值大)，當(dāng)CJ_S3和CJ_S2兩端電壓上升至一定數(shù)值時，J₃也開始關(guān)斷過程；J₃～J₆的關(guān)斷過程類似，整個關(guān)斷過程無需常規(guī)Cascode結(jié)構(gòu)MOSFET的擊穿，各碳化硅器件關(guān)斷是個漸進(jìn)過程。因為正常的開關(guān)頻率比較高，在每個開關(guān)周期很短的時間內(nèi)，CJ_G2～CJ_G6各節(jié)點的電勢不會變化很大，此時CJ_G2～CJ_G6各節(jié)點的電勢由合理設(shè)置C₁～C₅數(shù)值來控制的電壓上升率維持。

B2、正常硬開關(guān)開通過程：

(1)當(dāng)開通信號剛加到CJ_G1時，R₁C₁串聯(lián)回路的C₁還未開始放電，D_F1、D_Z1都是逆向截止，此時所有JFET管截止?fàn)顟B(tài)不受影響；由于J₁的柵極接受驅(qū)動正脈沖，因此，J₁的輸出電容開始通過J₁通道放電，CJ_S2和CJ_S1兩端電壓開始下降。由于R₁C₁串聯(lián)回路的C₁仍未放電，即節(jié)點CJ_G2的相對電勢保持不變，隨著CJ_S2和CJ_S1兩端電壓下降，即節(jié)點CJ_S2的電勢下降，CJ_G2和CJ_S2兩端電壓差變?yōu)榇笥赟iC JFET的門極閥值電壓，J₂開始緩慢導(dǎo)通，即CJ_S3和CJ_S2兩端電壓開始下降，此時R₁C₁串聯(lián)回路的C₁通過J₂的柵極放電，即相當(dāng)于輸出J₁驅(qū)動脈沖信號。

(2)隨著J₂開通，J₂的輸出電容開始通過J₂通道放電，CJ_S3和CJ_S2兩端電壓開始下降。由于R₂C₂串聯(lián)回路的C₂仍未放電，即節(jié)點CJ_G3的相對電勢保持不變，隨著CJ_S3和CJ_S2兩端電壓下降，即節(jié)點CJ_S3的電勢下降，CJ_G3和CJ_S3兩端電壓差變?yōu)榇笥赟iC JFET的門極閥值電壓，J₂開始緩慢導(dǎo)通，此時R₂C₂串聯(lián)回路的C₂通過J₃的柵極放電，即相當(dāng)于輸出J₃驅(qū)動脈沖信號。

(3)J₄～J₆采用完全類似的開通過程，所有器件的整體過程是相關(guān)交叉，僅是依次相差一個小的延時(大約20～50ns)，其依次開通的先后延時由電阻電容串聯(lián)回路的電容控制。

(4)等所有器件都開通后，加到SiC JFET串的柵極CJ_G1的驅(qū)動信號通過D_F1～D_F5鉗位各JFET管的柵極電壓，保證所有SiC JFET的柵極都處于門極閾值電壓以上，都能完全導(dǎo)通，并以此來減少導(dǎo)通電阻。

C2、正常ZVS軟開關(guān)開通過程：ZVS軟開關(guān)開通過程和硬開關(guān)開通過程的區(qū)別在于，此時SiC JFET串的柵極CJ_G1沒有驅(qū)動信號，且此時電流的方向相反。具體的原理如下：

(1)此時SiC JFET串的柵極CJ_G1無驅(qū)動信號，R₁C₁串聯(lián)回路的C₁還未開始放電，D_F1、D_Z1都是逆向截止，此時所有SiC JFET截止?fàn)顟B(tài)不受影響；由于電流的方向相反，因此，該反向電流對J₁的輸出電容放電，CJ_S2和CJ_S1兩端電壓開始下降。由于R₁C₁串聯(lián)回路的C₁仍未放電，即節(jié)點CJ_G2的相對電勢保持不變，隨著CJ_S2和CJ_S1兩端電壓下降，即節(jié)點CJ_S2的電勢下降，CJ_G2和CJ_S2兩端電壓差變?yōu)榇笥赟iC JFET的門極閥值電壓，J₂開始緩慢導(dǎo)通，即CJ_S3和CJ_S2兩端電壓開始下降，此時R₁C₁串聯(lián)回路的C₁通過J₂的柵極放電，即相當(dāng)于輸出J₂驅(qū)動脈沖信號。

(2)隨著J₂開通，J₂的輸出電容開始通過J₂通道放電，同時反向電流也對J₂的輸出電容放電，CJ_S3和CJ_S2兩端電壓開始下降。由于R₂C₂串聯(lián)回路的C₂仍未放電，即節(jié)點CJ_G3的相對電勢保持不變，隨著CJ_S3和CJ_S2兩端電壓下降，即節(jié)點CJ_S3的電勢下降，CJ_G3和CJ_S3兩端電壓差變?yōu)榇笥赟iC JFET的門極閥值電壓，J₃開始緩慢導(dǎo)通，此時R₂C₂串聯(lián)回路的C₂通過J₃的柵極放電，即相當(dāng)于輸出J₃驅(qū)動脈沖信號。

(3)J₄～J₆采用完全類似的開通過程，所有器件的整體過程是相關(guān)交叉，僅是依次相差一個小的延時，其依次開通的先后延時由電阻電容串聯(lián)回路的電容和反向電流大小控制。

(4)等所有器件都開通后，雖然J₁的柵極沒有驅(qū)動信號，但反向電流可以短時走JFET管相應(yīng)的寄生二極管，僅是相應(yīng)的電壓壓降較大，即損耗大，而J₂～J₆的柵極都處于“0”電位，因此J₂～J₆的柵極電壓都在門極閾值電壓以上，都能完全導(dǎo)通，該過程中J₂～J₆無需相應(yīng)的并聯(lián)二極管參與導(dǎo)通。正常運(yùn)行期間，經(jīng)過短時的死區(qū)時間后，J₁柵極會加驅(qū)動開通信號，實現(xiàn)同步整流模式，反向電流可以由寄生二極管轉(zhuǎn)入J₁的通道，以此來減少導(dǎo)通壓降。

上述電路的多階段的工作原理，具體脈沖波形見圖2描述：

A3、正常情況下，SiC JFET的門極閾值電壓約為-13～-6V，因此，常規(guī)Cascode結(jié)構(gòu)SiC JFET的門極正向脈沖峰值為“0V”。但本發(fā)明涉及SiC JFET串的驅(qū)動電路是通過二極管鉗位各SiC JFET門極電位，由于在二極管和SiC JFET通道上有一定的壓降，因此，隨著JFET管標(biāo)號變大，其門極的驅(qū)動電壓峰值會越來越小，導(dǎo)致該JFET管導(dǎo)通電阻較大(即導(dǎo)通損耗較大)，甚至?xí)?dǎo)致該JFET管不能正常導(dǎo)通，因為其節(jié)點電壓可能小于SiC JFET門極閾值。

B3、SiC JFET柵極和源極等效為一個二極管，其正常壓降約為3V，因此本發(fā)明中多階段驅(qū)動期間的最后穩(wěn)態(tài)電壓設(shè)定為3V，該值可以保證J₁的柵極和源極間不會被正壓驅(qū)動電壓導(dǎo)通而產(chǎn)生額外驅(qū)動損耗，又能抵消門極鉗位二極管的壓降，保證SiC JFET器件都可以正常導(dǎo)通。此外，在多階段驅(qū)動脈沖的前期，脈沖峰值設(shè)定為10V，但脈沖時間控制在100ns以內(nèi)，既能保證JFET管柵極和源極間不會流通很大電流導(dǎo)致發(fā)熱嚴(yán)重，又能利用高電壓加速SiC JFET串的開通過程。

SiC JFET串保護(hù)電路的工作原理，具體電路見圖3描述：

A4、正常情況下，M₁的門極脈沖是常導(dǎo)通，因此M₁等效為一個小電阻。如圖3所示，通過監(jiān)測M₁漏極和源極電壓，即節(jié)點CJ_S1和CJ_S兩端電壓，就能實現(xiàn)過流或短路故障判斷。

B4、測量到的M₁漏極和源極電壓，首先通過模擬濾波電路和整流電路，轉(zhuǎn)換成純正值的電壓信號；然后將該電壓信號連接到高速比較器的負(fù)輸入端，當(dāng)其數(shù)值大于高速比較器的正輸入端的設(shè)定值時，就輸出翻轉(zhuǎn)比較結(jié)果；該比較結(jié)果進(jìn)入數(shù)字濾波電路和整形電路，最后輸出封鎖脈沖信號；封鎖脈沖信號直接與驅(qū)動脈沖信號進(jìn)行與操作，輸出直接關(guān)斷SiC JFET的驅(qū)動脈沖P_GJ，并同時關(guān)斷M₁的驅(qū)動脈沖P_GM和J_A的驅(qū)動脈沖P_GJA。

上述實施例是取N＝6時的情況，當(dāng)然N也可為其他不小于2的正整數(shù)，具體數(shù)字根據(jù)實際的情況而定。

上述電路通過使用碳化硅器件直接串聯(lián)，可以實現(xiàn)至少6kV的高耐壓和開關(guān)頻率幾十kHz的功率器件，不僅提高了器件的運(yùn)行效率和頻率，而且有效的控制了成本；還實現(xiàn)了完整的器件保護(hù)和啟動過程控制，非常適合于高壓、高溫、高功率密度電力電子變換器領(lǐng)域。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。