本發(fā)明涉及逆變器控制系統(tǒng)領域，具體涉及一種基于fpga（fieldprogrammablegatearray，現場可編程門陣列）的參數化的多相svpwm（spacevectorpulsewidthmodulation，空間向量脈沖寬度調制）信號發(fā)生器。

背景技術：

svpwm技術在電機驅動系統(tǒng)中得到了廣泛應用，由3相電動機和變頻調速器組成的系統(tǒng)占據主導地位，然而在大功率、高可靠性和低直流母線電壓的場合，多相驅動系統(tǒng)比3相驅動系統(tǒng)更有優(yōu)勢，多相驅動系統(tǒng)是指相數大于3的驅動系統(tǒng)，多相驅動系統(tǒng)可以實現低壓大功率驅動，多相驅動系統(tǒng)可以在缺相的情況下運行，提高系統(tǒng)的可靠性和安全性，多相驅動系統(tǒng)還可以降低電動機的轉矩脈動，降低噪聲。

技術實現要素：

本發(fā)明的目的在于，提出一種參數化的多相svpwm信號發(fā)生器，該多相svpwm信號發(fā)生器的輸出相數、節(jié)拍定時器和死區(qū)定時器的位數由參數決定，經計算機程序編譯，可以生成指定相數，指定節(jié)拍定時器位數和指定死區(qū)定時器位數的svpwm信號發(fā)生器。

本發(fā)明提出的多相svpwm信號發(fā)生器，分別與功率驅動電路、微處理器或者數字信號處理器電路相連接，該多相svpwm信號發(fā)生器包括：

接口模塊，微處理器或者數字信號處理器電路通過接口模塊向多相svpwm信號發(fā)生器發(fā)送控制指令和數據；

節(jié)拍發(fā)生器模塊，用于產生多相svpwm信號發(fā)生器工作所需要的節(jié)拍信號；

波形發(fā)生器模塊，按照用戶程序指定的扇區(qū)號和節(jié)拍發(fā)生器產生的節(jié)拍信號，輸出svpwm脈沖波形信號；

死區(qū)控制模塊，根據用戶程序輸入的死區(qū)延遲時間對輸出脈沖信號進行延遲處理；

波形數據修改模塊，多相svpwm信號發(fā)生器處于停止狀態(tài)時，用戶程序可以通過波形數據修改模塊對波形發(fā)生器模塊中的波形數據進行修改。

所述接口模塊接收來自微處理器或者數字信號處理器的扇區(qū)（相帶）編號、節(jié)拍定時值、死區(qū)定時值等參數和啟動、停止svpwm信號發(fā)生器、允許死區(qū)、禁止死區(qū)等命令，所述接口模塊將節(jié)拍定時值送到所述節(jié)拍發(fā)生器模塊，將死區(qū)定時值送到所述死區(qū)控制模塊，將扇區(qū)（相帶）編號送到波形發(fā)生器模塊、按照用戶程序的命令啟動或者停止svpwm信號發(fā)生器，允許或者禁止死區(qū)控制模塊的工作。

多相svpwm信號發(fā)生器處于停止狀態(tài)時，所述接口模塊可以接收用戶程序的命令和數據，對波形發(fā)生器模塊中的波形數據進行修改。

收到啟動命令后，所述節(jié)拍發(fā)生器模塊開始工作，按照節(jié)拍定時值產生節(jié)拍信號，并將其送到所述波形發(fā)生器模塊。

所述波形發(fā)生器模塊按照扇區(qū)編號和節(jié)拍值產生svpwm波形信號，并將其送到所述死區(qū)控制模塊。

所述死區(qū)控制模塊將波形發(fā)生器模塊輸出的每一相svpwm脈沖信號波形變成差分輸出信號，允許插入死區(qū)時，所述死區(qū)控制模塊在svpwm波形的差分信號中插入死區(qū)，再輸出到多相svpwm信號發(fā)生器的輸出引腳，禁止死區(qū)時，svpwm波形的差分信號直接輸出到多相svpwm信號發(fā)生器的輸出引腳。

相數不同的svpwm信號發(fā)生器，其電路內部具體結構，輸入、輸出引腳數目、波形數據表及其初始化數據文件都是不同的，但是其總體電路結構是相似的，對于相數不同的svpwm信號發(fā)生器，可以通過參數計算其輸入、輸出引腳數目，根據參數用算法生成svpwm信號發(fā)生器的波形數據表。

本發(fā)明用符合ieee（國際電工委員會）1364-2005標準的verilog語言編寫，使用特定數據類型來定義多相svpwm信號發(fā)生器的輸入、輸出引腳和模塊內部的連線，代碼經計算機編譯，可以生成指定相數，指定節(jié)拍定時器位數和指定死區(qū)定時器位數的svpwm信號發(fā)生器。

本發(fā)明總結了svpwm信號發(fā)生器的波形數據表的生成規(guī)律，確定了3~16相svpwm波形數據表的結構，并用算法生成了3~16相svpwm波形數據表。

本發(fā)明提出了根據參數對指定相數的svpwm信號發(fā)生器的波形數據表進行初始化的方法。

本發(fā)明提出的多相svpwm信號發(fā)生器可以通過程序對其波形數據表中的數據進行在線修改。

附圖說明

圖1為多相svpwm信號發(fā)生器的結構示意圖；

圖2為實施例1所生成的4相svpwm信號發(fā)生器rtl（registertransitionlevel，寄存器傳輸級）電路圖；

圖3為實施例1所生成的9相svpwm信號發(fā)生器rtl電路圖；

圖4為6相svpwm信號發(fā)生器允許死區(qū)時的輸出波形圖；

圖5為實施例1所生成的4相svpwm信號發(fā)生器的波形圖；

圖6為實施例1所生成的9相svpwm信號發(fā)生器的波形圖。

具體實施方式

本發(fā)明提出的多相svpwm信號發(fā)生器用符合ieee（國際電工委員會）1364-2005標準的verilog語言編寫。

頂層模塊與各個功能模塊中均聲明了以下參數：參數n，該參數用于確定多相svpwm信號發(fā)生器的相數；參數l，該參數用于確定節(jié)拍定時器的位數；參數m，該參數用于確定死區(qū)定時器的位數；按照verilog語言標準，這些參數能夠從頂層模塊向下層模塊傳遞，即只需要修改頂層模塊中的參數就可以改變所有模塊中的同一參數值。

實施例1：

本發(fā)明提出的多相svpwm信號發(fā)生器的結構如圖1所示，包括：頂層模塊svpwm_nse、接口模塊bus_nse、節(jié)拍發(fā)生器模塊rg_nse、波形發(fā)生器模塊wg_nse、死區(qū)控制模塊db_nse和波形數據修改模塊rw_nse。

本發(fā)明提出的多相svpwm信號發(fā)生器能夠根據不同的相數n，節(jié)拍定時器位數l（缺省值16）和死區(qū)定時器位數m（缺省值8），經計算機程序編譯后，生成指定相數的svpwm信號發(fā)生器，圖2是n=4時，編譯生成的4相svpwm信號發(fā)生器rtl（寄存器傳輸級）電路圖；圖3是n=9時，編譯生成的9相svpwm信號發(fā)生器rtl（寄存器傳輸級）電路圖。

下面具體介紹各個模塊的功能：

接口模塊，由節(jié)拍定時值寄存器、死區(qū)定時值寄存器、控制寄存器、波形數據修改寄存器以及微處理器接口等組成，負責接收由微處理器或者數字信號處理器發(fā)來的控制命令、定時參數、波形數據等。

節(jié)拍定時值寄存器中存放微處理器或者數字信號處理器發(fā)來的節(jié)拍定時值，節(jié)拍定時值寄存器的輸出連接到節(jié)拍發(fā)生器，節(jié)拍發(fā)生器按照節(jié)拍定時值產生節(jié)拍信號。

死區(qū)定時值寄存器中存放微處理器或者數字信號處理器發(fā)來的死區(qū)定時值，死區(qū)定時值寄存器的輸出連接到死區(qū)控制模塊，死區(qū)控制模塊按照死區(qū)定時值在svpwm脈沖信號中插入死區(qū)。

控制寄存器中存放微處理器或者數字信號處理器發(fā)來的控制命令，控制命令包括啟動、停止命令，允許、禁止死區(qū)命令，控制命令中還包含svpwm信號的扇區(qū)（相帶）編號，扇區(qū)編號與節(jié)拍發(fā)生器產生的節(jié)拍信號一同組成二維地址，控制波形發(fā)生器模塊生成svpwm信號波形。

波形數據修改寄存器與波形數據修改模塊協(xié)同工作，當多相svpwm信號發(fā)生器處于停止狀態(tài)時，用戶程序可以向波形數據修改寄存器寫入新的波形數據，以替代波形發(fā)生器模塊中原有的波形數據。

接口模塊地址空間的確定，n相svpwm信號發(fā)生器的輸出信號每周期的節(jié)拍數為2n+1，因此節(jié)拍定時值寄存器和死區(qū)定時值寄存器的數目為2n，這些寄存器在基地址上順序排列，地址增量為2（最大節(jié)拍計數值為16位，最大死區(qū)計數值為8位），因此n相svpwm信號發(fā)生器所需的地址位數w=，為上取整函數。

節(jié)拍發(fā)生器模塊，由計數器和比較器單元組成，負責生成每周期2n+1個節(jié)拍信號。

波形發(fā)生器模塊，波形發(fā)生器模塊是1個位的同步存儲器，當n相svpwm信號發(fā)生器工作時，讀出信號一直有效，寫入信號一直無效，存儲器處于只讀狀態(tài)，扇區(qū)編碼和節(jié)拍值分別作為存儲器的行、列地址，在系統(tǒng)時鐘驅動下，輸出svpwm脈沖信號波形。

同步存儲器尺寸的確定，n相svpwm信號的扇區(qū)（相帶）數為2n，每個n相svpwm信號周期由2n+1個節(jié)拍組成，且每個周期的svpwm信號波形在時間軸上前后對稱，因此波形數據表的大小為位。

同步存儲器的初始化，波形發(fā)生器模塊中的verilog語言代碼能夠按照參數n的數值（n=3~16），選擇對應的數據文件，對波形數據表進行初始化。

死區(qū)控制模塊，死區(qū)控制模塊將波形發(fā)生器模塊輸出的每一相svpwm脈沖信號波形變成差分輸出信號，并且在允許死區(qū)時，按照用戶程序輸入的死區(qū)定時值在每一相差分輸出信號中插入死區(qū)延遲，如圖4所示。

波形數據修改模塊，當n相svpwm信號發(fā)生器停止工作時，向波形數據修改寄存器寫入允許修改數據命令，使得讀出信號一直無效，寫入信號一直有效，存儲器進入只寫狀態(tài)，用戶程序通過波形數據修改寄存器連續(xù)寫入波形數據后，再向波形數據修改寄存器寫入停止修改數據命令，關閉存儲器的寫入信號，修改數據過程完成。

圖5為相數n=4時，編譯生成的4相svpwm信號發(fā)生器在測試時產生的輸出波形；圖6為相數n=9時，編譯生成的9相svpwm信號發(fā)生器在測試時產生的輸出波形。

本發(fā)明是基于fpga（現場可編程門陣列）技術實現的，使得參數化的多相svpwm信號發(fā)生器既可以編程在fpga芯片中，與微處理器或者數字信號處理器電路共同組成空間向量脈沖寬度調制器電路；也可以作為參數化的庫元件與片上微處理器一起集成在fpga芯片中，組成芯片上嵌入式系統(tǒng)。

以上所說明的本發(fā)明實施方式，并不構成對本發(fā)明保護范圍的限定，任何在本發(fā)明的精神和原則之內所做的修改、等同替換和改進等，均應包含在本發(fā)明的權利要求保護范圍之內。