專利名稱：半導(dǎo)體裝置及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的技術(shù)領(lǐng)域涉及半導(dǎo)體裝置及其驅(qū)動 方法、以及顯示裝置及其驅(qū)動方法。
背景技術(shù)：
近年來，在各種各樣的電子設(shè)備中，例如在從電壓變動大的電壓產(chǎn)生穩(wěn)定的電源電壓時，或者在需要多個不同的電源電壓時等，使用將給定的直流電壓轉(zhuǎn)換成另一直流電壓的電路(也稱為直流-直流轉(zhuǎn)換電路或者DC-DC轉(zhuǎn)換器)。DC-DC轉(zhuǎn)換電路的一個示例是例如利用線圈、二極管以及晶體管形成的非隔離型DC-DC轉(zhuǎn)換電路(例如，專利文獻I)。該非隔離型DC-DC轉(zhuǎn)換電路具有電路面積小、制造成本低的優(yōu)點。[專利文獻I]日本專利申請公開昭(S)58-086868號公報

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種用于具有DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置的新穎的電路結(jié)構(gòu)或者驅(qū)動方法。本發(fā)明的另一目的在于降低DC-DC轉(zhuǎn)換電路的功耗。本發(fā)明的再一目的提高DC-DC轉(zhuǎn)換電路中的功率轉(zhuǎn)換效率。提供了一種半導(dǎo)體裝置，其具有DC-DC轉(zhuǎn)換電路和微處理器。利用微處理器的時鐘信號控制所述DC-DC轉(zhuǎn)換電路，并且所述DC-DC轉(zhuǎn)換電路將輸入信號(也稱為輸入電壓)轉(zhuǎn)換成輸出信號(也稱為輸出電壓)。根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體裝置包括=DC-DC轉(zhuǎn)換電路；以及微處理器。所述DC-DC轉(zhuǎn)換電路具有轉(zhuǎn)換電路和控制電路，所述轉(zhuǎn)換電路具有電感元件和晶體管，所述控制電路具有比較電路和邏輯電路。使用滯回比較器(hysteresis comparator)作為所述比較電路。在所述控制電路中，所述比較電路講轉(zhuǎn)換電路的輸出信號與第一基準電位或第二基準電位進行比較，而所述邏輯電路執(zhí)行比較電路的輸出信號和微處理器的時鐘信號的計算操作。在所述轉(zhuǎn)換電路中，所述晶體管根據(jù)邏輯電路的輸出信號控制流過電感元件的電流，并且所述轉(zhuǎn)換電路的輸出信號是根據(jù)流過電感元件的電流而產(chǎn)生的。根據(jù)本發(fā)明另一實施例，一種顯示裝置包括=DC-DC轉(zhuǎn)換電路；微處理器；以及配置有像素的顯示部。所述DC-DC轉(zhuǎn)換電路具有轉(zhuǎn)換電路和控制電路，所述轉(zhuǎn)換電路具有電感元件和晶體管，所述控制電路具有比較電路和邏輯電路。使用滯回比較器作為所述比較電路。在所述控制電路中，所述比較電路將轉(zhuǎn)換電路的輸出信號與第一基準電位或第二基準電位進行比較，而所述邏輯電路執(zhí)行所述比較電路的輸出信號和微處理器的時鐘信號的計算操作。在所述轉(zhuǎn)換電路中，所述晶體管根據(jù)邏輯電路的輸出信號控制流過電感元件的電流，并且所述轉(zhuǎn)換電路的輸出信號是根據(jù)流過電感元件的電流而產(chǎn)生的。在所述顯示部中，根據(jù)轉(zhuǎn)換電路的輸出信號而驅(qū)動像素。根據(jù)本發(fā)明另一實施例，一種顯示裝置包括=DC-DC轉(zhuǎn)換電路；微處理器；以及配置有像素的顯示部。所述DC-DC轉(zhuǎn)換電路具有轉(zhuǎn)換電路和控制電路，所述轉(zhuǎn)換電路具有電感元件和晶體管，所述控制電路具有比較電路、放大電路以及邏輯電路。作為比較電路，使用滯回比較器。在所述控制電路中，執(zhí)行第一操作或第二操作。在所述第一操作中，所述比較電路將轉(zhuǎn)換電路的輸出信號與第一基準電位或第二基準電位進行比較，并且所述邏輯電路執(zhí)行比較電路的輸出信號和微處理器的時鐘信號的計算操作。在所述第二操作中，所述放大電路放大轉(zhuǎn)換電路的輸出信號與第三基準電位之間的差，并且所述比較電路將放大電路的輸出信號與三角波進行比較。在所述轉(zhuǎn)換電路中，所述晶體管根據(jù)邏輯電路通過第一操作的輸出信號或比較電路通過第二操作的輸出信號來控制流過電感元件的電流，并且所述轉(zhuǎn)換電路的輸出信號是根據(jù)流過電感元件的電流而產(chǎn)生的。在顯示部中，進行第一驅(qū)動或第二驅(qū)動。在所述第一驅(qū)動中，將視頻信號以從I秒至600秒的間隔寫入到像素，而在所述第二驅(qū)動中，將視頻信號以從1/60秒或更低的間隔寫入到像素。在顯示部中，在進行第一驅(qū)動時根據(jù)轉(zhuǎn)換電路通過第一操作的輸出 信號來驅(qū)動像素，而在進行第二驅(qū)動時根據(jù)轉(zhuǎn)換電路通過第二操作的輸出信號來驅(qū)動像素。在根據(jù)本發(fā)明的一個實施例的半導(dǎo)體裝置或顯示裝置中，可以精確地控制DC-DC轉(zhuǎn)換電路中的占空比，從而可以提高DC-DC轉(zhuǎn)換電路的可靠性。另外，可以降低DC-DC轉(zhuǎn)換電路的功耗。此外，可以提高DC-DC轉(zhuǎn)換電路中的功率轉(zhuǎn)換效率。另外，可以降低半導(dǎo)體裝置或顯示裝置的制造成本。


在附圖中圖IA至ID是示出半導(dǎo)體裝置的實例的圖；圖2是示出時序圖的實例的圖；圖3是示出半導(dǎo)體裝置的實例的圖；圖4A和4B是示出時序圖的實例的圖；圖5A示出了半導(dǎo)體裝置的示例，而圖5B和5C示出了時序圖的實例；圖6A是示出半導(dǎo)體裝置的實例的圖，而圖6B是示出時序圖的實例的圖；圖7A和7B是示出半導(dǎo)體裝置的實例的圖；圖8A和8B是示出半導(dǎo)體裝置的實例的圖；圖9是示出時序圖的實例的圖；圖IOA和IOB是示出顯示裝置的實例的圖；圖IlA至IlD是示出半導(dǎo)體裝置的實例的圖。
具體實施例方式下面將參照附圖詳細說明實施方式。但是，以下實施方式可以通過多種不同的方式實施，本領(lǐng)域技術(shù)人員可以很容易地理解，其方式和詳細內(nèi)容可以被以各種形式修改而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)被解釋為僅限于以下所示的實施方式。在用于說明實施方式的若干附圖中，同一附圖標記表示相同的部分或者具有相似功能的部分，并且省略了對其重復(fù)說明。實施方式I在本實施方式中，將說明半導(dǎo)體裝置的結(jié)構(gòu)及驅(qū)動方法的實例。
圖IA是具有DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置的框圖的實例。半導(dǎo)體裝置具有DC-DC轉(zhuǎn)換電路101及微處理器103。DC-DC轉(zhuǎn)換電路101具有轉(zhuǎn)換電路105及控制電路107?？刂齐娐?07具有比較電路109及邏輯電路111。DC-DC轉(zhuǎn)換電路101通過輸入信號Vin的轉(zhuǎn)換產(chǎn)生輸出信號V—。輸出信號Vrat輸入到負載115。圖IB和IC每一示出轉(zhuǎn)換電路105的實例。圖IB示出升壓型(st印-up)轉(zhuǎn)換器(Vin<V0Ut )，而圖 IC 示出降壓型(Step-down)轉(zhuǎn)換器(Vin > Vout)。轉(zhuǎn)換電路105至少具有晶體管Tr和電感元件L。晶體管Tr用作開關(guān)元件，并通過切換為ON狀態(tài)(導(dǎo)通狀態(tài))或OFF狀態(tài)(非導(dǎo)通狀態(tài))來控制流過電感元件L的電流。注意，晶體管Tr的狀態(tài)由在控制電路107中產(chǎn)生的脈沖信號決定。電感元件L根據(jù)從其流過的電流產(chǎn)生電動勢，并產(chǎn)生轉(zhuǎn)換電路105的輸出信號Vwt (也稱為DC-DC轉(zhuǎn)換電路101的輸出信號)。電流值由輸入信號Vin的電平等決定。以這樣的方式，可以將輸入信號Vin轉(zhuǎn)換成輸出信號Vwt。在該實施例中，電感元件L例如是線圈。接著，將利用圖IB中的電路說明轉(zhuǎn)換電路105的具體結(jié)構(gòu)及操作。圖IB中的轉(zhuǎn)換電路105具有晶體管Tr、電感元件L、二極管D以及電容器C。晶體管Tr的柵極與控制電路107電連接，其源極和漏極中的一方與電感元件L的一個端子及二極管D的陽極電連接。電感兀件L的另一個端子與對其輸入輸入信號Vin的輸入端子電連接。二極管D的陰極與電容器C的一個端子及從其輸出輸出信號Vtjut的輸出端子電連接。另外，晶體管Tr的源極和漏極中的另一方及電容器C的另一個端子與被輸入預(yù)定電位的布線電連接。這里，所述預(yù)定的電位例如是接地電位。另外，在圖IB中，雖然示出其中使用二極管D進行整流并使用電容器C進行平滑的實例，但是本發(fā)明不限于使用這些部件。轉(zhuǎn)換電路105具有與晶體管Tr的導(dǎo)通(on)狀態(tài)或截止(off)狀態(tài)對應(yīng)的兩個操作。轉(zhuǎn)換電路105通過交替重復(fù)這兩個操作對輸入信號Vin進行升壓。首先，在晶體管Tr處于導(dǎo)通時，電感元件L根據(jù)從其流過的電流產(chǎn)生電動勢。電流值由輸入信號Vin決定。然后，在晶體管Tr處于截止時，電感元件L產(chǎn)生反電動勢以維持電流。輸入信號Vin被加到此時產(chǎn)生的電動勢，并且Vtjut變?yōu)閍 Vin0這里，α由導(dǎo)通狀態(tài)的期間相對于晶體管Tr的一個切換周期(導(dǎo)通狀態(tài)的期間Tm+截止狀態(tài)的期間Irff)的比率決定，也即由占空比D (=Ton/ (1 +!^)，其中0〈D〈1)決定。在使用升壓型電路時，a=l/ (1-D)，即α>1，并且輸入信號Vin被升壓。然后，轉(zhuǎn)換電路105的輸出信號Vtjut被反饋到控制電路107。在反饋信號Vfb高于所希望的電平時，控制電路107降低脈沖信號的占空比D。另一方面，在反饋信號Vfb低于所希望的電平時，控制電路107提高脈沖信號的占空比D。然后，晶體管Tr根據(jù)從控制電路107輸入的脈沖信號的占空比D控制流過電感元件L的電流，并通過輸入信號Vin的轉(zhuǎn)換產(chǎn)生輸出信號Vwt。通過以這樣的方式將輸出信號Vwt反饋到控制電路107，可以使輸出信號Vwt接近所希望的訂票。可以以這樣的方式進行DC-DC轉(zhuǎn)換。類似地，在使用圖IC中所示的降壓型電路時，根據(jù)控制電路107的脈沖信號的占空比D (0〈D〈1)控制晶體管Tr，并且Vwt變?yōu)閍Vin。在使用降壓型電路時，α為D，即0〈 a〈I,斌并且輸入信號Vin被降壓?？梢允褂帽∧ぞw管或功率MOSFET等作為晶體管Tr，并可以適當?shù)厥褂肞溝道或N溝道晶體管。晶體管Tr可以具有頂柵結(jié)構(gòu)或底柵結(jié)構(gòu)。另外，晶體管Tr可以具有溝道蝕刻結(jié)構(gòu)或溝道停止結(jié)構(gòu)。對于晶體管Tr的半導(dǎo)體材料，可以使用諸如硅或硅鍺等的硅半導(dǎo)體、氧化物半導(dǎo)體、有機半導(dǎo)體、或化合物半導(dǎo)體等。替代地，可以使用非晶半導(dǎo)體、多晶半導(dǎo)體、微晶半導(dǎo)體、或單晶半導(dǎo)體等。接著，將說明控制電路107。圖ID示出控制電路107的實例。控制電路107具有比較電路109及邏輯電路111。如上所述，來自轉(zhuǎn)換電路105的反饋信號Vfb被輸入到比較電路109。比較電路109將反饋信號Vfb與基準電位VMf比較，并輸出高電平信號(也稱為H信號或Vh)或低電平信號(也稱為L信號或VJ作為比較電路109的輸出信號VhMP。 在本實施方式中，作為比較電路109，使用滯回比較器(也稱為HCMP)。滯回比較器是可以使用兩個基準電位(基準電位VMfl和基準電位Vref2)的電路。使用滯回比較器的比較電路109可以將反饋信號Vfb與基準電位Vrefl或基準電位Vref2比較，并輸出高電平信號或低電平信號。另外，即使在使用滯回比較器的情況下，也可以采用其中使用一個基準電位而不使用兩個基準電位的結(jié)構(gòu)。比較電路109的輸出信號Vhemp和微處理器103的時鐘信號CLK輸入到邏輯電路
111。邏輯電路111進行這兩個信號的計算操作，并產(chǎn)生具有所希望的占空比D的脈沖信號。然后，邏輯電路111的輸出信號Ves(也稱為控制電路107的輸出信號或晶體管Tr的柵極信號)輸出到轉(zhuǎn)換電路105中所具有的晶體管Tr的柵極。根據(jù)脈沖信號的占空比D控制晶體管Tr的導(dǎo)通/截止狀態(tài)。這種控制被稱為滯回控制(hysteresis control)。在本實施方式中，通過使用滯回比較器作為比較電路109，可以降低控制電路107的輸出信號的噪聲。因此，可以精確地控制占空比D。也就是說，轉(zhuǎn)換電路105的輸出信號Vwt可以是穩(wěn)定的，并且可以提高DC-DC轉(zhuǎn)換電路101的可靠性。在本實施方式中，通過使用微處理器103的時鐘信號CLK，可以精確地控制占空比D0也就是說，轉(zhuǎn)換電路105的輸出信號Vtjut可以是穩(wěn)定的，并且可以提高DC-DC轉(zhuǎn)換電路101的可靠性。另外，微處理器103也可以用于DC-DC轉(zhuǎn)換電路101以外的電路，從而可以降低制造成本。尤其是，在使用圖IB所示的升壓型電路的情況下，使用滯回比較器且使用時鐘信號CLK是極為有效的，因為原理上難以在比較電路109中得到所希望的占空比D。接著，說明控制電路107中的脈沖信號的產(chǎn)生。圖2示出控制電路107的時序圖的實例。圖2中的時序圖示出了比較電路109的輸出信號Vhemp、微處理器103的時鐘信號CLK、以及邏輯電路111的輸出信號Ves。比較電路109通過將反饋信號Vfb與基準電位Vrefl或基準電位Vref2比較來輸出Vh或\的輸出信號Vhc;mp。邏輯電路111執(zhí)行輸出信號Vhemp和微處理器103的時鐘信號CLK的計算操作。在該實施例中，使用AND (與)電路作為邏輯電路111 ;因此，在兩個信號都是％時，輸出信號Vgs為Vh，在任何情況下，輸出信號Ves為八。
以這樣的方式，根據(jù)輸出信號Ves確定脈沖信號的占空比D。此外，根據(jù)占空比D控制晶體管Tr的導(dǎo)通/截止狀態(tài)，并進行DC-DC轉(zhuǎn)換。響應(yīng)于所轉(zhuǎn)換的輸出信號Vwt而驅(qū)動負載115。注意，該實施例示出使用AND電路作為邏輯電路111的實例；替代地，也可以使用其他邏輯電路而不限于此?！礈乇容^器的結(jié)構(gòu)>接著，參照圖3說明用作比較電路109的滯回比較器的電路結(jié)構(gòu)的實例。圖3所示的滯回比較器具有比較器221、比較器222、反相器223、反相器224、NOR(或非)門225以及NOR門226。比較器221具有第一輸入端子、第二輸入端子以及輸出端子。對第一輸入端子提供作為基準的第一電位(也稱為基準電位VMfl或者簡稱為VMfl)。對第二輸入端子提供滯回比較器的輸入信號(在本實施方式中，反饋信號VFB)。比較器222具有第一輸入端子、第二輸入端子以及輸出端子。對第一輸入端子提 供滯回比較器的輸入信號(在本實施方式中，反饋信號VFB)。對第二輸入端子提供作為基準的第二電位(也稱為基準電位Vref2或者簡稱為VMf2)。基準電位Vref2小于基準電位VMfl，也即，VrefAVref2。反相器223具有輸入端子及輸出端子。反相器223的輸入端子與比較器221的輸出端子電連接。反相器224具有輸入端子及輸出端子，其中輸入端子與比較器222的輸出端子電連接。NOR門225具有第一輸入端子、第二輸入端子以及輸出端子，其中第一輸入端子與反相器223的輸出端子電連接。另外，以節(jié)點S表示NOR門225的第一輸入端子與反相器223的輸出端子的連接點。NOR門226具有第一輸入端子、第二輸入端子以及輸出端子，其中第一輸入端子與NOR門225的輸出端子電連接，第二輸入端子與反相器224的輸出端子電連接，并且輸出端子與NOR門225的第二輸入端子電連接。另外，以節(jié)點R表示NOR門226的第二輸入端子與反相器224的輸出端子的連接點。另外，以節(jié)點Q表示NOR門226的第一輸入端子與NOR門225的輸出端子的連接點。另外，各邏輯電路(比較器221和比較器222、反相器223和反相器224、以及NOR門225以及NOR門226)例如由晶體管構(gòu)成。在本實施方式中，也可以使用全都具有同一導(dǎo)電類型的晶體管形成各邏輯電路，在這種情況下，可以簡化制造工序。作為示例，圖3所示的滯回比較器具有兩個比較器。該滯回比較器將輸入到兩個比較器中每一個比較器的滯回比較器的輸入信號(在本實施方式中，反饋信號Vfb)與基準電位(基準電位VMfl或基準電位Vref2)進行比較，并輸出高電平信號(H信號或Vh)或低電平信號(L信號或VJ。〈滯回比較器的操作>接著，說明用作比較電路109的滯回比較器的操作的實例。例如，可以根據(jù)以下情況來對滯回比較器的操作進行分類作為滯回比較器的輸入信號輸入的反饋信號Vfb (也簡稱為Vfb)的電位高于基準電位Vrefl (VFB>Vrefl)的情況；反饋信號Vfb的電位高于基準電位Vref2且低于基準電位VMfl (VMfl>VFB>VMf2)的情況；反饋信號Vfb的電位低于基準電位VMf2 (UVfb)的情況。以下，對各個情況進行說明。在VFB>VMfl的情況下，節(jié)點S的電位變?yōu)閂H，而節(jié)點R的電位變?yōu)閈。此時，節(jié)點Q的電位變?yōu)?'，并且圖3所示的滯回比較器的輸出信號(也稱為輸出信號Vhemp)變?yōu)閈。在VMfl>VFB>VMf2的情況下，節(jié)點S的電位變?yōu)槎?jié)點R的電位變?yōu)榇藭r，節(jié)點Q的電位被維持在前一期間中的節(jié)點Q的狀態(tài)。例如，在前一期間中節(jié)點Q的電位為Vh的情況下，節(jié)點Q的電位保持在VH，并且滯回比較器的輸出信號Vhcmp也保持在VH。在前一期間中節(jié)點Q的電位為\的情況下，節(jié)點Q的電位保持在\，并且輸出信號Vtap也保持在VL。在VMf2>VFB的情況下，節(jié)點S的電位變?yōu)槎?jié)點R的電位變?yōu)閂H。此時，節(jié)點Q的電位變?yōu)閂H，而使滯回比較器的輸出信號Vtap變?yōu)閂H?！ち硗猓瑓⒄請D4A和4B說明本實施方式中的滯回比較器的操作的實例。圖4A和4B是用來說明本實施方式中的滯回比較器的操作的實例的時序圖，分別示出作為滯回比較器的輸入信號的反饋信號Vfb、節(jié)點S的電位(Vs)、節(jié)點R的電位(VK)、以及滯回比較器的輸出信號(Vhaiip)的波形。圖4A示出作為滯回比較器的輸入信號的反饋信號Vfb具有三角波的實例。在圖4A中的初始狀態(tài)是其中滯回比較器的輸出信號為\且反饋信號Vfb滿足VMfl>VFB>VMf2的狀態(tài)。然后，在反饋信號Vfb從VFB>VMf2變成VMf2>VFB時，節(jié)點R的電位從\變成VH，而輸出信號從\變成VH。然后，在反饋信號Vfb從VMf2>VFB變成VFB>VMf2時，節(jié)點R的電位從Vh變成\。輸出信號被保持在Vh直到節(jié)點S的電位從\變成Vh為止。然后，在反饋信號Vfb從VMfl>VFB>VMf2變成VFB>VMfl時，節(jié)點S的電位從\變成VH，并且輸出信號Vhanp從Vh變成\。然后，在反饋信號Vfb從VFB>VMfl變成VMfl>VFB時，節(jié)點S的電位從Vh變成\。輸出信號被維持在\直到節(jié)點R的電位再次從\變成Vh為止。以這樣的方式，利用滯回比較器產(chǎn)生脈沖信號。圖4B示出作為滯回比較器的輸入信號的反饋信號Vfb具有三角波且受噪聲的不利影響(即，三角波與噪聲重疊)的實例。在圖4B中的初始狀態(tài)為滯回比較器的輸出信號Vhcmp為\且反饋信號Vfb為VMfl>VFB>VMf2的狀態(tài)。然后，在反饋信號Vfb初次從VFB>VMf2變成VMf2>VFB時，節(jié)點R的電位從\變成VH，并且輸出信號Vtap從\變成VH。在圖4B中，因為滯回比較器的輸入信號的噪聲的不利影響，在從VFB>VMf2變成VMf2>VFB之后，在一定期間中基準電位Vref2與反饋信號Vfb之間的關(guān)系不穩(wěn)定。從VMf2>VFB到VFB>Vref2的變化以及從VFB>VMf2到VMf2>VFB的變化重復(fù)進行多次，節(jié)點R的電位也相應(yīng)變化。另一方面，輸出信號Vtap在變?yōu)閂h之后維持在Vh而不管節(jié)點R的電位的變動。輸出信號Vhcmp被維持在Vh直到節(jié)點S的電位從\變成Vh為止。然后，反饋信號Vfb變?yōu)閂Mfl>VFB>VMf2。在此期間中，輸出信號Vhanp維持在VH。然后，在反饋信號Vfb初次從VMfl>VFB變成VFB>VMfl時，節(jié)點S的電位從\變成VH，而輸出信號Vtap從Vh變成 '。在圖4B中，因為輸入信號的噪聲的不利影響，在反饋信號Vfb從UVfb變成VFB>VMfl之后，在一定期間中基準電位VMfl與反饋信號Vfb之間的關(guān)系不穩(wěn)定。從VFB>VMf到VMfl>VFB的變化以及從VMfl>VFB到VFB>VMfl的變化重復(fù)多次，并且節(jié)點S的電位也相應(yīng)變化。另一方面，輸出信號Vtap在變?yōu)閈之后維持在\而不管節(jié)點S的電位變動。輸出信號Vtap維持在\直到節(jié)點R的電位從\變成Vh為止。然后，反饋信號Vfb變?yōu)関refl>vFB>vref20在此期間，輸出信號Vhcmp維持在八。以這樣的方式，利用滯回比較器產(chǎn)生脈沖信號。在本實施方式中，通過使用滯回比較器作為比較電路109，可以降低比較電路109的輸出信號的噪聲，從而可以降低控制電路107的輸出信號的噪聲。因此，可以精確地控制占空比D。就是說，可以使轉(zhuǎn)換電路105的輸出信號Vwt穩(wěn)定，并且可以提高DC-DC轉(zhuǎn)換電路101的可靠性。另外，圖4A和4B示出了輸出信號Vhemp上升的定時與節(jié)點R的電位(Vk)上升的定時相同，由于發(fā)生信號傳播延遲，因此與節(jié)點R的電位(Vk)上升的定時相比，輸出信號Vhcmp的上升定時有時被延遲。另外，雖然圖4A和4B示出輸出信號Vhemp下降的定時與節(jié)點S的電位(Vs)上升的定時相同，但是由于發(fā)生信號的傳播延遲，因此與節(jié)點S的電位(Vs)上升的定時相比，輸出信號Vhanp下降的定時有時被延遲。<比較例> 圖5A至5C示出使用比較器而不是本實施方式所示的滯回比較器來作為比較電路109時的電路結(jié)構(gòu)及操作的實例。圖5A示出使用比較器作為比較電路109時的電路結(jié)構(gòu)。反饋信號Vfb和基準電位Vref被輸入到比較器。比較器比較反饋信號Vfb和基準電位Vref，并輸出輸出信號Vonp。圖5B和5C每一示出使用比較器作為比較電路109時的時序圖。圖5B和5C每一
示出作為比較器的輸入信號的反饋信號Vfbw及比較器的輸出信號Vmp的波形。例如，可以根據(jù)以下情況來對比較器的操作進行分類作為比較器的輸入信號而輸入的反饋信號Vfb (也簡稱為Vfb)的電位高于基準電位VMf (VFB>VMf)的情況；以及反饋信號Vfb的電位低于基準電位Vraf (Vref > Vfb)的情況。在VFB>Vraf的情況下，比較器的輸出信號Vraop變?yōu)樵赩Mf > Vfb的情況下，比較器的輸出信號Vmp變?yōu)閂H。圖5B示出反饋信號Vfb具有三角波的實例。在圖5B中的初始狀態(tài)為比較器的輸出信號Vmp為\且反饋信號Vfb為VFB>VMf的狀態(tài)。然后，在反饋信號Vfb從VFB>VMf變成Vref>VFB時，輸出信號Vmp從\變成VH。此外，在再者從VMf>VFB變成VFB>VMf時，輸出信號Vcmp從Vh變成\。圖5C示出作為比較器的輸入信號的反饋信號Vfb具有三角波且受噪聲的不利影響(即，三角波與噪聲重疊)的實例。在圖5C中的初始狀態(tài)為比較器的輸出信號Vcmp為\且反饋信號Vfb為VFB>VMf的狀態(tài)。然后，在反饋信號Vfb從VFB>VMf變成VMf>VFB時，輸出信號Vcmp從\變成VH。在圖5C中，因為比較器的輸入信號的噪聲的不利影響，在反饋信號Vfb從VFB>VMf變成VMf>VFB之后，在一定期間中基準電位Nref與反饋信號Vfb之間的關(guān)系不穩(wěn)定。從UVfb到VFB>VMf的變化以及從VFB>VMf到VMf>VFB的變化重復(fù)多次，并且輸出信號Vmp的電位也相應(yīng)變動。在利用比較器作為比較電路109的情況下，產(chǎn)生脈沖信號，并在脈沖信號邊沿處
導(dǎo)致噪聲。在本實施方式中，通過使用滯回比較器作為比較電路109，可以降低比較電路109的輸出信號的噪聲，尤其是如圖5C所示的在脈沖信號邊沿處產(chǎn)生的噪聲，從而可以降低控制電路107的輸出信號的噪聲。因此，可以精確地控制占空比D。就是說，可以使轉(zhuǎn)換電路105的輸出信號Vwt穩(wěn)定，并且可以提高DC-DC轉(zhuǎn)換電路101的可靠性。另外，在本實施方式中，通過使用微處理器103的時鐘信號CLK，可以精確地控制占空比D。換而言之，可以使轉(zhuǎn)換電路105的輸出信號Vtjut穩(wěn)定，并且可以提高DC-DC轉(zhuǎn)換電路101的可靠性。另外，微處理器103也可以由DC-DC轉(zhuǎn)換電路101以外的電路，從而可以降低制造成本。尤其是，在使用圖IB所示的升壓型電路時，因為原理上難以在比較電路109中得到所希望的占空比D，所以使用滯回比較器并使用時鐘信號CLK是極為有效的。本實施方式可以與任何其他實施方式適當?shù)亟M合實施。實施方式2
在本實施方式中，將說明半導(dǎo)體裝置的結(jié)構(gòu)及驅(qū)動方法的實例。圖6A示出DC-DC轉(zhuǎn)換電路的結(jié)構(gòu)，其中使用圖IB所示的電路作為轉(zhuǎn)換電路105，使用圖ID所示的電路作為控制電路107，并且使用與(AND)電路作為控制電路107中所具有的邏輯電路111。也即，圖6A所示的電路是升壓DC-DC轉(zhuǎn)換電路。圖6B示出時序圖。在圖6B中的時序圖示出來自轉(zhuǎn)換電路105的反饋信號VFB、t匕較電路109的輸出信號Vhemp、微處理器103的時鐘信號CLK、邏輯電路111的輸出信號Ves(也稱為控制電路107的輸出信號或晶體管Tr的柵極信號)。這里，示出反饋信號Vfb具有三角波的情形。比較電路109將反饋信號Vfb與基準電位V,efl或基準電位V,ef2比較，并輸出Vh或' 的輸出信號Vh p。關(guān)于從反饋信號Vfb、基準電位Vrefl以及基準電位VMf2產(chǎn)生輸出信號的操作，可以參照圖4A和4B的說明。邏輯電路111執(zhí)行比較電路109的輸出信號Vhemp和微處理器103的時鐘信號CLK的計算操作。在該實施例中，使用AND電路作為邏輯電路111 ;因此，在兩個信號都是Vh時，邏輯電路111的輸出信號Ves為VH，并且在任何其他情況下，輸出信號Ves為\。以這樣的方式，根據(jù)邏輯電路111的輸出信號Ves的電平?jīng)Q定脈沖信號的占空比D。此外，根據(jù)占空比D控制晶體管Tr的導(dǎo)通/截止狀態(tài)，并進行直流轉(zhuǎn)換。根據(jù)轉(zhuǎn)換的輸出信號Vrat驅(qū)動負載115。本實施方式可以與任何其他實施方式適當?shù)亟M合實施。實施方式3在本實施方式中，將說明半導(dǎo)體裝置的結(jié)構(gòu)及驅(qū)動方法的實例。圖7A示出具有DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置的框圖的實例。圖7A中的半導(dǎo)體裝置具有對圖IA的結(jié)構(gòu)另外提供了放大電路113的結(jié)構(gòu)。除了放大電路113以外，可以應(yīng)用圖IB至1D。圖7B示出具體電路結(jié)構(gòu)。本實施方式的一個特征在于將來自轉(zhuǎn)換電路105的反饋信號Vfb輸入到控制電路107中的放大電路113和比較電路109中的一方。因此，控制電路107進行兩種操作(第一操作及第二操作)。通過多路復(fù)用器MUX及用于控制多路復(fù)用器MUX的外部信號HC-M0DE，來切換并選擇兩種操作。在本實施方式中，使用滯回比較器作為比較電路109。在第一操作中，比較電路109使用兩個基準電位(基準電位V,efl和基準電位V,ef2)。在第二操作中，比較電路109使用一個基準電位(三角波)。
圖8A中的箭頭表示通過多路復(fù)用器MUX的控制而選擇第一操作的情況。利用第一操作的控制是上述實施方式I中所示的遲滯控制。也即，將反饋信號Vfb輸入到比較電路109。比較電路109將反饋信號Vfb與基準電位Viefl或基準電位Vief2進行比較。邏輯電路111執(zhí)行比較電路109的輸出信號和微處理器103的時鐘信號CLK的計算操作。邏輯電路111的輸出信號控制晶體管Tr的導(dǎo)通/截止狀態(tài)。圖8B中的箭頭表示通過多路復(fù)用器MUX的控制而選擇第二操作的情況。在第二操作中，將反饋信號Vfb輸入到放大電路113。放大電路113放大反饋信號Vfb與基準電位Vref3之間的差。比較電路109將放大電路113的輸出信號Vamp與三角波進行比較。比較電路109的輸出信號Ves控制晶體管Tr的導(dǎo)通/截止狀態(tài)。例如，使用誤差放大器等作為放大電路113。利用第二操作的控制被稱為PWM (脈寬調(diào)制)控制。接著，說明控制電路107中的脈沖信號的產(chǎn)生的具體實例。第一操作中的脈沖信號的產(chǎn)生如圖6B所不。圖9是第二操作中的時序圖。在圖9中示出了來自轉(zhuǎn)換電路105的反饋信號VFB、·放大電路113的輸出信號Vamp、比較電路109的輸出信號Ves (也稱為控制電路107的輸出信號或晶體管Tr的柵極信號)。這里，描述反饋信號Vfb為鋸齒波的情況。放大電路113放大所輸入的反饋信號Vfb與基準電位VMf3之間的差。這里，輸出信號Vamp表示穩(wěn)態(tài)信號，并且對應(yīng)于被放大的差的積分(integral)ο然后，比較電路109將輸入的輸出信號Vamp與三角波進行比較。在乂_>三角波時，輸出信號Ves變?yōu)槎谌遣?gt;V_時，輸出信號Ves變?yōu)閂H。以這樣的方式，根據(jù)輸出信號Ves的電平確定脈沖信號的占空比D。此外，根據(jù)占空比D控制晶體管Tr的導(dǎo)通/截止狀態(tài)，并進行DC-DC轉(zhuǎn)換。根據(jù)轉(zhuǎn)換的輸出信號Vrat驅(qū)動負載115。另外，提高DC-DC轉(zhuǎn)換電路101的功率轉(zhuǎn)換效率是重要的。功率轉(zhuǎn)換效率η被表示為n=Pwt/Pin〈l，其中Pin是輸入功率，而Pwt是DC-DC轉(zhuǎn)換電路101的輸出功率。功率轉(zhuǎn)換效率η根據(jù)負載的大小而增加。在本實施方式中，在進行第一操作時，可以關(guān)斷放大電路113、用于產(chǎn)生三角波的電路等，從而可以降低DC-DC轉(zhuǎn)換電路101的功耗。降低DC-DC轉(zhuǎn)換電路101的功耗(=Pin-Pout) ^即使在負載15較小時，也可以提高功率轉(zhuǎn)換效率η。換而言之，在負載較小的情況下，第一操作有效。另外，在進行第二操作時，可以使控制電路107的脈沖信號的占空比D近似等于I(D 1)，大于第一操作中的占空比；從而，可以增大DC-DC轉(zhuǎn)換電路101的輸出信號(也稱為輸出電壓)Vwt。通過增大DC-DC轉(zhuǎn)換電路101的輸出信號(也稱為輸出電壓)Vtjut,在負載115較大的情況下,輸出功率Ptjut增加,可以提高功率轉(zhuǎn)換效率η。換而言之,在負載115較大的情況下，第二操作是有效的。在具有本實施方式中的DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置中，以這樣的方式根據(jù)負載115來切換操作，因而，可以提高功率轉(zhuǎn)換效率η。另外，微處理器103不僅可以用于DC-DC轉(zhuǎn)換，而且也可以具有其他功能。例如，在照明裝置中，可以使用微處理器103來感測環(huán)境光(ambient light)，從而自動控制照度。在裝置被配置有使用微處理器103的控制功能或傳感器功能時，可以同時實現(xiàn)功耗的降低及更高功能性。另外，這種結(jié)構(gòu)也可以應(yīng)用于諸如空調(diào)、冰箱等家電器產(chǎn)品以及其他各種電子設(shè)備。本實施方式可以與其他實施方式適當?shù)亟M合而實施。實施方式4在本實施方式中，將說明顯示裝置的結(jié)構(gòu)及驅(qū)動方法。本實施方式的顯示裝置具有本說明書中所公開的DC-DC轉(zhuǎn)換電路和根據(jù)DC-DC轉(zhuǎn)換電路的輸出信號Vtjut而進行驅(qū)動的顯示面板(也稱為顯示部)。圖IA至1D、圖6A至SB中所示的負載115對應(yīng)于顯示面板。圖IOA示出顯示面板的實例。顯示面板具有像素PX以及驅(qū)動像素PX的驅(qū)動電路 ⑶及驅(qū)動電路SD。將像素PX配置為矩陣狀。圖IOB示出像素PX的實例。像素PX具有開關(guān)晶體管Ts、液晶元件LC以及電容元件Cs。在晶體管Ts處于導(dǎo)通時，視頻信號從驅(qū)動電路SD通過布線S寫入到液晶元件LC中，并進行根據(jù)該視頻信號的顯示。在晶體管Ts處于截止時，電容元件Cs保持寫入到液晶元件LC的視頻信號，從而維持顯示。根據(jù)從驅(qū)動電路GD通過布線G輸入的信號，控制晶體管Ts的導(dǎo)通/截止狀態(tài)。但是，像素PX的結(jié)構(gòu)不局限于上述結(jié)構(gòu)。這里，本實施方式的顯示面板(負載115)的特征在于進行兩種驅(qū)動(第一驅(qū)動及第二驅(qū)動)。首先，在第一驅(qū)動中，例如，以I秒至600秒的間隔將視頻信號寫入到像素PX中。通過第一驅(qū)動，在上述間隔之間不對像素PX進行寫入，從而可以減少寫入循環(huán)，使得功耗降低。換而言之，在第一驅(qū)動中，顯示面板中的負載較小。另外，在像素PX顯示靜態(tài)圖像時，可以應(yīng)用第一操作。另外，上述間隔也可以長于600秒。這里，在進行負載較小的第一驅(qū)動的情況下，在控制電路107中執(zhí)行的第一操作(遲滯操作)(如圖8A所示)是有效的。第一操作可以降低DC-DC轉(zhuǎn)換電路的功耗，從而使得即使在負載較小時，也可以提高功率轉(zhuǎn)換效率。然后，在第二驅(qū)動中，以1/60秒或更低的間隔將視頻信號寫入到像素PX中。換而言之，以每秒60次或更多次對像素PX寫入視頻信號。作為上述間隔的具體實例，可以舉出I/60秒(60Hz )、I/120秒(120Hz )或I/240秒(240Hz )等。因為大量的寫入循環(huán)，所以功耗增大。換而言之，在第二驅(qū)動中，顯示面板中的負載較大。另外，在像素PX中顯示動態(tài)圖像時,可以應(yīng)用第二操作。這里，在進行負載較大的第二驅(qū)動時，在控制電路107中執(zhí)行的第二操作(PWM控制)(如圖SB所示)是有效的。因為在第二操作中占空比D可以近似等于I (D 1)，所以在負載較大時，可以提高DC-DC轉(zhuǎn)換電路的輸出功率，而可以提高功率轉(zhuǎn)換效率。根據(jù)如上所述的顯示面板的驅(qū)動方法切換DC-DC轉(zhuǎn)換電路中的控制電路的操作，從而可以提供一種顯示裝置，其中實現(xiàn)DC-DC轉(zhuǎn)換電路及顯示面板中的功耗的降低以及DC-DC轉(zhuǎn)換電路中的功率轉(zhuǎn)換效率的提高。接著，參照圖8A和SB及圖IOA和IOB說明根據(jù)顯示面板的驅(qū)動(第一驅(qū)動及第二驅(qū)動)切換DC-DC轉(zhuǎn)換電路的操作(第一操作及第二操作)的具體實例。在圖8A和SB中，微處理器103對要顯示的電子數(shù)據(jù)進行分析、計算操作以及處理，并產(chǎn)生視頻信號。另外，這里說明如下情況電子數(shù)據(jù)包括靜態(tài)圖像數(shù)據(jù)和動態(tài)圖像數(shù)據(jù)，并且處理器103區(qū)分靜態(tài)圖像和動態(tài)圖像以使得對于靜態(tài)圖像和動態(tài)圖像輸出不同的信號(區(qū)別信號)。在要顯示的電子數(shù)據(jù)為靜態(tài)圖像數(shù)據(jù)的情況下，將表示是要顯示的圖像是靜態(tài)圖像的區(qū)別信號和與用于該靜態(tài)圖像的電子數(shù)據(jù)對應(yīng)的視頻信號輸入到顯示面板。另外，在要顯示的電子數(shù)據(jù)為動態(tài)圖像數(shù)據(jù)的情況下，以類似的方式輸入信號。此時，區(qū)別信號也輸入到DC-DC轉(zhuǎn)換電路101，并且可以將該區(qū)別信號用作用于控制圖8A和SB中所示的多路復(fù)用器MUX的外部信號HC-MODE。以這樣的方式，微處理器103可以由DC-DC轉(zhuǎn)換電路101及顯示面板兩者使用。另外，在計算連續(xù)的電子數(shù)據(jù)之間的差并發(fā)現(xiàn)該差等于或大于預(yù)定的基準值時，判定該數(shù)據(jù)用于動態(tài)圖像；而在該差小于所述基準值時，判定該數(shù)據(jù)用于靜態(tài)圖像?？梢允褂帽容^器等進行判定。在顯示面板中，通過驅(qū)動電路GD根據(jù)區(qū)別信號來控制晶體管Ts的導(dǎo)通/截止狀態(tài)。另外，驅(qū)動電路SD根據(jù)視頻信號對像素PX進行寫入。另外，也可以提供用于控制驅(qū)動 電路GD及驅(qū)動電路SD的電路；該電路根據(jù)所述區(qū)別信號將起始信號、時鐘信號、電源電壓輸出到驅(qū)動電路GD及驅(qū)動電路SD。第一驅(qū)動被應(yīng)用到靜態(tài)圖像，并以I秒至600秒的間隔將視頻信號寫入到像素PX。另外，第二驅(qū)動被應(yīng)用到動態(tài)圖像，并以1/60秒或更小的間隔將視頻信號寫入到像素PX。另一方面，在DC-DC轉(zhuǎn)換電路101中，根據(jù)所述區(qū)別信號，控制多路復(fù)用器MUX，并選擇第一操作或第二操作。在表示靜態(tài)圖像的區(qū)別信號被輸入時，進行圖8A中的第一操作，并產(chǎn)生輸出信號Vwt。在表示動態(tài)圖像的區(qū)別信號被輸入時，進行圖SB中的第二操作，并產(chǎn)生輸出信號Vrat。如上所述，可以根據(jù)顯示面板中的負載的大小來切換DC-DC轉(zhuǎn)換電路101的操作，以使得DC-DC轉(zhuǎn)換電路101在顯示面板進行負載小的第一驅(qū)動(靜態(tài)圖像顯示)時進行第一操作(滯回控制)，而在顯示面板進行負載大的第二驅(qū)動(動態(tài)圖像顯示)時進行第二操作(PWM控制)。本實施方式可以與任何其他實施方式適當?shù)亟M合而實施。實施方式5在本實施方式中，說明所公開的發(fā)明的一個實施方式的半導(dǎo)體裝置所具有的晶體管的實例。具體地說，將說明利用氧化物半導(dǎo)體層形成溝道形成區(qū)的晶體管(既，包括氧化物半導(dǎo)體層的晶體管)的實例。在本實施方式所示的晶體管中，溝道形成區(qū)由氧化物半導(dǎo)體層形成。該氧化物半導(dǎo)體層是被純化為電本征(也稱為i型)的或者基本上本征的。“純化”意指如下概念從氧化物半導(dǎo)體去除作為η型雜質(zhì)的氫，從而使其盡量少地包含主要成分以外的雜質(zhì)；以及將作為氧化物半導(dǎo)體的主要成分材料之一的氧提供給氧化物半導(dǎo)體層，以使得降低由于氧化物半導(dǎo)體層中的氧缺乏導(dǎo)致的缺陷。此外，在被純化的氧化物半導(dǎo)體中，載流子數(shù)量很少，并且載流子濃度低于I X 1012/cm3,優(yōu)選低于lX10n/cm3。這里,將載流子濃度低于I X 10n/cm3的半導(dǎo)體稱為“本征”或“i型”半導(dǎo)體，而將載流子濃度等于或高于IXlO1Vcm3且低于IXlO1Vcm3的半導(dǎo)體稱為“基本上本征”或“基本上i型”半導(dǎo)體。因為氧化物半導(dǎo)體中的載流子數(shù)量很少，所以可以使晶體管的截止電流(off-state current)極低。例如，在包含被純化的氧化物半導(dǎo)體層的晶體管中，室溫下的截止電流(每I μ m溝道寬度)可以為IaA/μ m (I X 1(Γ18Α/μ m)或更低,甚至可以為IOOzA/μ m (I X 1(Γ19Α/ μ m)或更低。在其中利用通過去除其中包含的氫以及提供氧以減少由于其中的氧缺乏而導(dǎo)致的缺陷來純化的氧化物半導(dǎo)體層形成晶體管的溝道形成區(qū)的晶體管中，截止電流可以極小。因此，可以在長時間地保持存儲在晶體管的源極和漏極中的一方中的電荷。以下，參照圖IlA至IlD說明其溝道形成區(qū)由氧化物半導(dǎo)體層形成的晶體管的結(jié)構(gòu)及制造方法的實例。圖IlA至IlD是示出其溝道形成區(qū)由氧化物半導(dǎo)體層形成的晶體管的結(jié)構(gòu)及制造 工序的實例的截面圖。圖IlD所示的晶體管包括導(dǎo)電層401、絕緣層402、氧化物半導(dǎo)體層403、導(dǎo)電層405以及導(dǎo)電層406。在襯底400上設(shè)置有導(dǎo)電層401。在導(dǎo)電層401上設(shè)置有絕緣層402。在導(dǎo)電層401上以絕緣層402插在中間的方式設(shè)置有氧化物半導(dǎo)體層403。在氧化物半導(dǎo)體層403的一部分上分別設(shè)置有導(dǎo)電層405及導(dǎo)電層406。此外，氧化物半導(dǎo)體層403的頂表面的一部分(在其上未設(shè)置導(dǎo)電層405及導(dǎo)電層406的部分)與氧化物絕緣層407接觸。在氧化物絕緣層407上設(shè)置有保護絕緣層409。圖IlD所示的晶體管具有底柵型結(jié)構(gòu)，其也被稱為反交錯型晶體管。另外，該晶體管具有溝道蝕刻型結(jié)構(gòu)和單柵結(jié)構(gòu)。但是，晶體管的結(jié)構(gòu)不局限于此。例如，該晶體管也可以具有頂柵結(jié)構(gòu)而不是底柵結(jié)構(gòu)，具有溝道保護結(jié)構(gòu)而不是溝道蝕刻型結(jié)構(gòu)，和/或具有多柵極結(jié)構(gòu)而不是單柵結(jié)構(gòu)。下面，參照圖IlA至IlD說明晶體管的制造工序。首先，制備襯底400，并在襯底400上形成第一導(dǎo)電膜。對于襯底400沒有特別的限制，只要襯底400是能夠耐受之后的制造工藝即可。襯底400的示例可以是諸如玻璃襯底等絕緣襯底、諸如硅襯底等半導(dǎo)體襯底、諸如金屬襯底等導(dǎo)電襯底、以及諸如塑料襯底等柔性襯底。另外，也可以在襯底400上設(shè)置有絕緣層。在此情況下，該絕緣層作為防止來自襯底的雜質(zhì)的擴散的基底。例如，作為基底的絕緣層可以使用氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁或氧化鉭等絕緣層形成具有單層結(jié)構(gòu)或兩層或更多層的疊層結(jié)構(gòu)。另外，絕緣層優(yōu)選盡量少地包含氫或水。第一導(dǎo)電膜的示例可以是諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料的膜，或含有任意這些金屬材料為主要成分的合金材料的膜。替代地，第一導(dǎo)電膜可以是任何能夠應(yīng)用于第一導(dǎo)電膜的材料的層的堆疊。接著，執(zhí)行第一光刻工藝在第一導(dǎo)電膜上形成第一抗蝕劑掩模，利用第一抗蝕劑掩模選擇性地蝕刻第一導(dǎo)電膜來形成導(dǎo)電層401，以及去除第一抗蝕劑掩模。導(dǎo)電層401作為晶體管的柵電極。然后，在導(dǎo)電層401上形成絕緣層402。絕緣層402作為晶體管的柵極絕緣層。作為絕緣層402，例如，可以使用氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、或氧化鉿層。替代地，絕緣層402可以是能夠應(yīng)用于絕緣層402的材料的層的堆疊。例如，可以通過使用高密度等離子體CVD沉積絕緣膜，來形成絕緣層402。例如，利用使用微波(microwave)(例如，頻率為2. 45GHz)的高密度等離子體CVD是優(yōu)選的，因為可以沉積具有高擊穿電壓和高質(zhì)量的致密絕緣膜。在通過使用高密度等離子體CVD沉積絕緣膜來形成高質(zhì)量絕緣層時，可以降低晶體管的柵極絕緣層與溝道形成層之間的界面態(tài)密度，并可以得到優(yōu)良的界面特 性。替代地，也可以使用濺射法或等離子體CVD法等來形成絕緣層402。另外，也可以在形成絕緣層402之后進行加熱處理。該加熱處理可以改善絕緣層402的質(zhì)量以及絕緣層402與氧化物半導(dǎo)體之間的界面特性。接著，在絕緣層402上形成厚度從2nm至200nm，優(yōu)選從5nm至30nm的氧化物半導(dǎo)體膜530。例如,可以利用派射法來形成氧化物半導(dǎo)體膜530。另外，優(yōu)選在形成氧化物半導(dǎo)體膜530之前，通過其中引入氬氣體并產(chǎn)生等離子體的反濺射來去除附著于絕緣層402的表面上的粉狀物質(zhì)(也稱為微?；驂m屑)。反濺射是這樣一種方式，其中，使用RF電源在氬氣氛中對襯底一側(cè)施加電壓而不對靶材一側(cè)施加電壓并在襯底附近產(chǎn)生等離子體從而對襯底表面進行改性的方法。另外，也可以使用氮氣氛、氦氣氛、或氧氣氛等代替氬氣氛?？梢允褂萌缦虏牧蟻硇纬裳趸锇雽?dǎo)體膜530 :In-Sn-Ga-Zn-O類氧化物半導(dǎo)體、In-Ga-Zn-O類氧化物半導(dǎo)體、In-Sn-Zn-O類氧化物半導(dǎo)體、In-Al-Zn-O類氧化物半導(dǎo)體、Sn-Ga-Zn-O類氧化物半導(dǎo)體、Al-Ga-Zn-O類氧化物半導(dǎo)體、Sn-Al-Zn-O類氧化物半導(dǎo)體、In-Zn-O類氧化物半導(dǎo)體、Sn-Zn-O類氧化物半導(dǎo)體、Al-Zn-O類氧化物半導(dǎo)體、Zn-Mg-O類氧化物半導(dǎo)體、Sn-Mg-O類氧化物半導(dǎo)體、In-Mg-O類氧化物半導(dǎo)體、In-Ga-O類氧化物半導(dǎo)體、In-O類氧化物半導(dǎo)體、Sn-O類氧化物半導(dǎo)體、或Zn-O類氧化物半導(dǎo)體等。這里，In-Ga-Zn-O類氧化物半導(dǎo)體是至少包含In、Ga及Zn的氧化物半導(dǎo)體，且對其組分比沒有限制。另外，所述In-Ga-Zn-O類氧化物半導(dǎo)體也可以包含In、Ga、Zn以外的元素。上述氧化物半導(dǎo)體可以包含SiO2。另外，氧化物半導(dǎo)體膜530可以使用以化學(xué)式InMO3 (ZnO)m (m>0)表示的氧化物半導(dǎo)體形成。這里，M表不選自Ga、Al、Mn和Co中的一種或多種金屬兀素。例如，M可以是Ga、Ga 和 Al、Ga 和 Mn、或 Ga 和 Co。例如，可以使用In-Ga-Zn-O類氧化物祀材通過派射法形成氧化物半導(dǎo)體膜530(參照圖11A)?？梢栽谙∮袣怏w(典型的是，氬)氣氛下、氧氣氛下、或稀有氣體和氧的混合氣氛下，形成氧化物半導(dǎo)體膜530。另外，優(yōu)選使用例如從其去除了諸如氫、水、氫氧基(hydroxyl)或氫化物等的雜質(zhì)的高純度氣體作為用于形成氧化物半導(dǎo)體膜530的濺射氣體。接著，執(zhí)行第二光刻工藝在氧化物半導(dǎo)體膜530上形成第二抗蝕劑掩模，利用第二抗蝕劑掩模來選擇性地蝕刻氧化物半導(dǎo)體膜530來將氧化物半導(dǎo)體膜530加工為島狀的氧化物半導(dǎo)體層403，以及去除第二抗蝕劑掩模。例如，可以使用干法蝕刻、濕法蝕刻、或干法蝕刻和濕法蝕刻兩者來蝕刻氧化物半導(dǎo)體膜530。接著，對氧化物半導(dǎo)體層進行第一加熱處理。通過該第一加熱處理，可以進行氧化物半導(dǎo)體層的脫水化或脫氫化。將第一加熱處理的溫度為等于或高于400° C且低于襯底的應(yīng)變點(參照圖IIB)。用于加熱處理的加熱處理裝置不限于電爐，也可以使用利用來自諸如電阻加熱元件等加熱元件的熱傳導(dǎo)或熱輻射加熱被處理物的裝置。例如，可以使用諸如GRTA (氣體快速熱退火)裝置或LRTA (燈快速熱退火)裝置等的RTA (快速熱退火)裝置作為加熱處理裝置。LRTA裝置是利用從諸如鹵素?zé)?、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等燈發(fā)出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。高溫的氣體的例子是不因加熱處理而與被處理物產(chǎn)生反應(yīng)的惰性氣體，諸如氮或者如IS等稀有氣體。例如，作為第一加熱處理，可以以如下的方式進行GRTA :將襯底移動到已經(jīng)被加熱到650° C至700° C的高溫的惰性氣體中，加熱幾分鐘，并從被加熱的惰性氣體中移出該襯底。另外，在使用電爐對氧化物半導(dǎo)體層進行第一加熱處理之后，可以在維持溫度或 溫度從加熱溫度下降的同時，將純度為6N或更高(優(yōu)選為7N或更高)的高純度氧氣或N2O氣體引入到該電爐中。在此情況下，優(yōu)選所述氧氣體或N2O氣體不包含水或氫等。通過氧氣或N2O氣體的作用，提供在利用脫水化或脫氫化處理進行雜質(zhì)排除的步驟被減少的氧，因而，可以將氧化物半導(dǎo)體層403純化。接著，在絕緣層402和氧化物半導(dǎo)體層403上形成第二導(dǎo)電膜。作為第二導(dǎo)電膜，例如，可以使用諸如鋁、鉻、銅、鉭、鈦、鑰或鎢等的金屬材料的膜或以任意這些金屬材料為主要成分的合金材料的膜。替代地，可以使用包含導(dǎo)電金屬氧化物的層作為第二導(dǎo)電膜。作為導(dǎo)電金屬氧化物，例如，可以采用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦和氧化錫的合金(In2O3-SnO2,也稱為ΙΤ0)、氧化銦和氧化鋅的合金(Ιη203_Ζη0)、或者有氧化娃的這氧的金屬氧化物材料?？梢酝ㄟ^層疊可以應(yīng)用于第二導(dǎo)電膜的膜來形成該第二導(dǎo)電膜。接著，執(zhí)行第三光刻工藝在第二導(dǎo)電膜上形成第三抗蝕劑掩模，使用第三抗蝕劑掩模來選擇性地蝕刻第二導(dǎo)電膜來形成導(dǎo)電層405及導(dǎo)電層406，以及去除第三抗蝕劑掩模(參照圖11C)。導(dǎo)電層405及導(dǎo)電層406分別作為晶體管的源電極或漏電極。接著，在氧化物半導(dǎo)體層403、導(dǎo)電層405以及導(dǎo)電層406上形成氧化物絕緣層407。此時，氧化物絕緣層407被形成為與氧化物半導(dǎo)體層403的頂表面的一部分接觸?？梢允褂貌粚⒅T如水或氫等的雜質(zhì)引入到氧化物絕緣層407的方法(諸如，濺射法等)來形成氧化物絕緣層407至至少Inm的厚度。如果氫被混入氧化物絕緣層407中，則氫進入到氧化物半導(dǎo)體層或者由于氫引起氧化物半導(dǎo)體層中的氧的抽出，可能會導(dǎo)致氧化物半導(dǎo)體層的背溝道具有較低電阻(具有η型導(dǎo)電性)，從而可能形成寄生溝道。因此，優(yōu)選使用不使用氫的方法來形成氧化物絕緣層407，以形成盡量不包含氫的氧化物絕緣層407。例如，可以通過濺射法形成厚度為200nm的氧化硅膜作為氧化物絕緣層407。沉積時的襯底溫度為室溫或更高300° C的范圍。形成氧化物絕緣層407的氣氛的例子可以是稀有氣體(典型的是，氬)氣氛、氧氣氛、或稀有氣體和氧的混合氣氛。另外，作為用來形成氧化物絕緣層407的靶材，例如，可以使用氧化硅靶材或硅靶材等。作為用于形成氧化物絕緣層407的濺射氣體，例如，優(yōu)選使用從其去除了諸如氫、水、氫氧基、或氫化物等雜質(zhì)的高純度氣體。另外，在形成氧化物絕緣層407之前，可以進行使用N20、N2*Ar等的氣體的等離子體處理，來去除附著到氧化物半導(dǎo)體層403的露出的 表面上的水等。在進行等離子體處理的情況下，優(yōu)選以不暴露于空氣的方式形成與氧化物半導(dǎo)體層403的頂表面的一部分接觸的氧化物絕緣層407。此外，在形成氧化物絕緣層407之后，可以在惰性氣體氣氛或氧氣氣氛中進行第二熱處理(優(yōu)選在200° C至400° C的范圍，例如在250° C至350° C的范圍)。例如，可以在氮氣氛中在250° C進行第二加熱處理I小時。在第二加熱處理中，在氧化物半導(dǎo)體層403的頂表面的一部分與氧化物絕緣層407接觸的同時施加熱量。當使用包括很多缺陷的氧化硅層作為氧化物絕緣層407時，通過在形成氧化硅層之后進行的加熱處理，包含在氧化物半導(dǎo)體層403中的諸如氫、水分、羥基或氫化物等的雜質(zhì)擴散到氧化物絕緣層407中，從而進一步減少包含在氧化物半導(dǎo)體層403中的雜質(zhì)。另夕卜，可以在進行第二熱處理之后，進行使用氧或鹵素(例如，氟或氯等)的摻雜處理。對于該摻雜處理，優(yōu)選使用電感耦合的等離子體的等離子體摻雜。利用該摻雜處理，通過氧或鹵素抽出氧化物半導(dǎo)體層403中的氫。另外，當在第二熱處理之前、在形成氧化物絕緣層407之前、在形成導(dǎo)電層405及導(dǎo)電層406之前、在第一熱處理之前、或在形成氧化物半導(dǎo)體層403之前進行該摻雜處理，也可以得到類同的效果。另外，當通過利用使用微波(例如，頻率為2. 45GHz)產(chǎn)生的高密度等離子體進行摻雜，可以降低氧化物半導(dǎo)體層403與絕緣層402之間的界面態(tài)密度，并得到優(yōu)良的界面特性。可以在氧化物絕緣層407上進一步形成保護絕緣層409。作為保護絕緣層409，例如，可以使用無機絕緣層，諸如氮化硅層、氮化鋁層、氮氧化硅層、或氮氧化鋁層等。替代地，保護絕緣層409可以是可以應(yīng)用于保護絕緣層409的材料的層的疊層。例如，可以使用RF濺射法來形成保護絕緣層409。由于RF濺射法的產(chǎn)率高，所以其優(yōu)選作為保護絕緣層409的成膜方法?？梢栽谛纬杀Ｗo絕緣層409之后，在空氣中在100° C至200° C進行I小時至30小時的加熱處理。該加熱處理可以固定的加熱溫度進行。替代地，可以反復(fù)進行如下的加熱溫度的變化多次加熱溫度從室溫上升到100° C至200° C的溫度并然后從下降到室溫。經(jīng)過以上步驟，可以從氧化物半導(dǎo)體層去除諸如氫、水分、氫氧基或氫化物(也稱為氫化合物)等雜質(zhì)，并且另外，可以將氧提供到氧化物半導(dǎo)體層。由此，可以將氧化物半導(dǎo)體層純化。通過以上工藝，制造了包含被純化的氧化物半導(dǎo)體層的晶體管。另外，晶體管的結(jié)構(gòu)不限于圖IlD所示的晶體管。圖IlD所示的晶體管具有底柵結(jié)構(gòu)，溝道蝕刻型結(jié)構(gòu)，和單柵結(jié)構(gòu)。替代地，晶體管也可以具有頂柵結(jié)構(gòu)。另外，晶體管也可以具有溝道保護型結(jié)構(gòu)代替溝道蝕刻型結(jié)構(gòu)和/或多柵極結(jié)構(gòu)代替單柵結(jié)構(gòu)。即使在晶體管具有不同結(jié)構(gòu)時，也可以適當?shù)乩糜糜谛纬蓤DIlD所示的晶體管中的各層的方法來形成晶體管所具有的各層。對于本實施方式所示的包含純化的氧化物半導(dǎo)體層的晶體管，在85° C的溫度下，以2X 106V/cm進行12小時的偏壓溫度測試(BT測試)。結(jié)果，晶體管的電特性幾乎沒有變化，這說明了該晶體管具有穩(wěn)定的電特性。本實施方式中的純化的氧化物半導(dǎo)體層中的載流子濃度可以為低于IX 1012/cm3，甚至為低于IXlO1Vcm3 ;因此，可以抑制由溫度變化導(dǎo)致的特性變化。與包含硅等的晶體管相比，本實施方式中的包含純化的氧化物半導(dǎo)體層的晶體管具有小得多的截止電流的電特性。例如，在包含純化的氧化物半導(dǎo)體層的晶體管中，室溫下的截止電流(每I μ m溝道寬度)可以為IaA/μ m( I X 1(Γ18Α/μ m)或更低,甚至可以為IOOzA/μ m (I X 1(Γ19Α/ μ m)或更低。在本實施方式中的包含純化的氧化物半導(dǎo)體層的晶體管中，即使在溫度變化時截止電流也不超過在上述限制。例如，即使晶體管的溫度為150° C時，晶體管的截止電流也可以為IOOzA/μ m或更低。如上所述地，在利用純化的氧化物半導(dǎo)體層形成溝道形成區(qū)的晶體管中，截止電流值可以是極低的。因此，可以在長時間地保持存儲在晶體管的源極和漏極中的任何一個中的電荷。
例如，在將上述晶體管用作圖IOB中的像素PX的晶體管Ts時，可以抑制由于晶體管Ts的截止電流而導(dǎo)致的像素的顯示狀態(tài)的變動；因而，可以延長與視頻信號的一次寫入對應(yīng)的單位像素的保持期間。因此，可以延長視頻信號的寫入操作之間的間隔。例如，視頻信號的寫入操作之間的間隔可以為I秒或更長，優(yōu)選為60秒或更長，更優(yōu)選為600秒或更長。另外，在不寫入視頻信號時，可以使在寫入視頻信號時操作的電路停止；因此，由于視頻信號的寫入操作之間的間隔變長，因而可以進一步降低功耗。換而言之，可以減小顯示面板中的負載。另外，在將上述晶體管用作圖IA等中的DC-DC轉(zhuǎn)換電路101中的晶體管Tr時，截止電流值可以極小，從而可以使DC-DC轉(zhuǎn)換電路101的輸出信號穩(wěn)定。也即，可以提高DC-DC轉(zhuǎn)換電路101的可靠性。本實施方式可以與任何其他實施方式適當?shù)亟M合實施。附圖標記說明101: DC-DC 轉(zhuǎn)換電路103:微處理器105:轉(zhuǎn)換電路107:控制電路109:比較電路111:邏輯電路113:放大電路115:負載221:比較器222:比較器223:反相器224:反相器225: NOR (或)門226: NOR 門400:襯底401:導(dǎo)電層
402:絕緣層403:氧化物半導(dǎo)體層405:導(dǎo)電層406:導(dǎo)電層407:氧化物絕緣層409:保護絕緣層530:氧化物半導(dǎo)體膜本申請基于2010年5月21日向日本專利局提交的日本專利申請No. 2010-116938，通過引用將其全部內(nèi)容引入在此?！?br> 權(quán)利要求
1.一種包括DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置，該DC-DC轉(zhuǎn)換電路包括布線；轉(zhuǎn)換電路，該轉(zhuǎn)換電路包括電感元件；以及晶體管，該晶體管包括漏極端子和源極端子，其中一方與所述電感元件連接；滯回比較器，該滯回比較器包括用于第一基準電位的第一輸入端子；用于第二基準電位的第二輸入端子；以及與所述轉(zhuǎn)換電路的輸出端子電連接的第三輸入端子；以及邏輯電路，該邏輯電路包括與所述滯回比較器的輸出端子電連接的第一輸入端子；與所述布線電連接的第二輸入端子；以及與所述晶體管的柵極電連接的輸出端子。
2.—種顯示裝置，包括驅(qū)動電路；以及DC-DC轉(zhuǎn)換電路，該DC-DC轉(zhuǎn)換電路與所述驅(qū)動電路電連接，并包括布線；轉(zhuǎn)換電路，該轉(zhuǎn)換電路包括電感元件；以及晶體管，該晶體管包括漏極端子和源極端子，其中一方與所述電感元件連接；滯回比較器，該滯回比較器包括用于第一基準電位的第一輸入端子；用于第二基準電位的第二輸入端子；以及與所述轉(zhuǎn)換電路的輸出端子電連接的第三輸入端子；以及邏輯電路，該邏輯電路包括與所述滯回比較器的輸出端子電連接的第一輸入端子；與所述布線電連接的第二輸入端子；以及與所述晶體管的柵極電連接的輸出端子。
3.一種包括DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置，該DC-DC轉(zhuǎn)換電路包括布線；轉(zhuǎn)換電路，該轉(zhuǎn)換電路包括電感元件；以及晶體管，該晶體管包括漏極端子和源極端子，其中一方與所述電感元件連接；放大電路，該放大電路與所述轉(zhuǎn)換電路的輸出端子電連接；第一多路復(fù)用器，該第一多路復(fù)用器包括與所述轉(zhuǎn)換電路的輸出端子電連接的第一輸入端子；以及與所述放大電路的輸出端子電連接的第二輸入端子；滯回比較器，該滯回比較器包括用于第一基準電位的第一輸入端子； 用于第二基準電位的第二輸入端子；以及 與所述第一多路復(fù)用器的輸出端子電連接的第三輸入端子； 邏輯電路，該邏輯電路包括 與所述滯回比較器的輸出端子電連接的第一輸入端子；以及 與所述布線電連接的第二輸入端子；以及 第二多路復(fù)用器，該第二多路復(fù)用器包括 與所述邏輯電路的輸出端子電連接的第一輸入端子； 與所述滯回比較器的輸出端子電連接的第二輸入端子；以及 與所述晶體管的柵極電連接的輸出端子。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述布線被配置來傳輸時鐘信號。
5.根據(jù)權(quán)利要求2所述的顯示裝置，其中所述布線被配置來傳輸時鐘信號。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述布線被配置來傳輸時鐘信號。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述布線與微處理器電連接。
8.根據(jù)權(quán)利要求2所述的顯示裝置，其中所述布線與微處理器電連接。
9.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述布線與微處理器電連接。
10.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述邏輯電路是與電路。
11.根據(jù)權(quán)利要求2所述的顯示裝置，其中所述邏輯電路是與電路。
12.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述邏輯電路是與電路。
13.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中所述半導(dǎo)體裝置是在像素中包括第二晶體管的顯示裝置，該第二晶體管包括氧化物半導(dǎo)體層。
14.根據(jù)權(quán)利要求2所述的顯示裝置，還包括在像素中的第二晶體管，該第二晶體管包括氧化物半導(dǎo)體層。
15.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述半導(dǎo)體裝置是顯示裝置，并且還包括與所述DC-DC轉(zhuǎn)換電路電連接的驅(qū)動電路。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，還包括在像素中的第二晶體管，該第二晶體管包括氧化物半導(dǎo)體層。
17.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，還包括與所述DC-DC轉(zhuǎn)換電路的輸出電連接的負載，其中所述滯回比較器的第三輸入端子根據(jù)輸入到所述負載中的信號而與所述轉(zhuǎn)換電路的輸出端子電連接。
18.根據(jù)權(quán)利要求2所述的顯示裝置，其中所述滯回比較器的第三輸入端子根據(jù)輸入到所述驅(qū)動電路中的信號而與所述轉(zhuǎn)換電路的輸出端子電連接。
19.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中所述第一多路復(fù)用器的第三輸入端子及所述第二多路復(fù)用器的第三輸入端子與控制布線連接。
20.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中在所述邏輯電路的輸出端子與所述晶體管的柵極之間插入有多路復(fù)用器。
21.根據(jù)權(quán)利要求2所述的顯示裝置，其中在所述邏輯電路的輸出端子與所述晶體管的柵極之間插入有多路復(fù)用器。
22.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中在所述滯回比較器的第三輸入端子與所述轉(zhuǎn)換電路的輸出端子之間插入有多路復(fù)用器。
23.根據(jù)權(quán)利要求2所述的顯示裝置，其中在所述滯回比較器的第三輸入端子與所述轉(zhuǎn)換電路的輸出端子之間插入有多路復(fù)用器。
24.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置， 其中，所述滯回比較器被配置來將所述轉(zhuǎn)換電路的輸出與所述第一基準電位或所述第二基準電位比較，并且所述邏輯電路被配置來執(zhí)行所述滯回比較器的輸出和時鐘信號之間的計算操作，并且， 其中，在所述轉(zhuǎn)換電路中，所述晶體管被配置來根據(jù)所述邏輯電路的輸出控制流過所述電感元件的電流，并且所述轉(zhuǎn)換電路的輸出是根據(jù)流過所述電感元件的所述電流而產(chǎn)生的。
25.根據(jù)權(quán)利要求2所述的顯示裝置， 其中，所述滯回比較器被配置來將所述轉(zhuǎn)換電路的輸出與所述第一基準電位或所述第二基準電位比較，并且所述邏輯電路被配置來執(zhí)行所述滯回比較器的輸出和時鐘信號之間的計算操作， 其中，在所述轉(zhuǎn)換電路中，所述晶體管被配置來根據(jù)所述邏輯電路的輸出控制流過所述電感元件的電流，并且所述轉(zhuǎn)換電路的輸出是根據(jù)流過所述電感元件的所述電流而產(chǎn)生的，并且， 其中，根據(jù)所述轉(zhuǎn)換電路的輸出而驅(qū)動顯示部的像素。
26.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置， 其中，所述半導(dǎo)體裝置被配置來執(zhí)行第一操作和第二操作中的一種，其中在所述第一操作中，所述滯回比較器將所述轉(zhuǎn)換電路的輸出與所述第一基準電位或所述第二基準電位進行比較，并且所述邏輯電路執(zhí)行所述滯回比較器的輸出和時鐘信號之間的計算操作，并且在所述第二操作中，所述放大電路放大所述轉(zhuǎn)換電路的輸出與第三基準電位之間的差，并且所述滯回比較器將所述放大電路的輸出與三角波信號進行比較，并且， 其中，在所述轉(zhuǎn)換電路中，所述晶體管被配置來根據(jù)所述邏輯電路通過所述第一操作的輸出或所述滯回比較器通過所述第二操作的輸出來控制流過所述電感元件的電流，并根據(jù)流過所述電感元件的所述電流產(chǎn)生所述轉(zhuǎn)換電路的輸出。
全文摘要
本發(fā)明的目的之一在于降低具有DC-DC轉(zhuǎn)換電路的半導(dǎo)體裝置的功耗。所述半導(dǎo)體裝置包括DC-DC轉(zhuǎn)換電路；以及微處理器，其中DC-DC轉(zhuǎn)換電路具有轉(zhuǎn)換電路和控制電路，轉(zhuǎn)換電路具有電感元件和晶體管，控制電路具有比較電路和邏輯電路使用滯回比較器作為所述比較電路。在所述控制電路中，比較電路降轉(zhuǎn)換電路的輸出信號與第一基準電位或第二基準電位進行比較，而邏輯電路執(zhí)行比較電路的輸出信號和微處理器的時鐘信號之間的計算操作。在所述轉(zhuǎn)換電路中，晶體管根據(jù)邏輯電路的輸出信號控制流過電感元件的電流，并且轉(zhuǎn)換電路的輸出信號是根據(jù)流過電感元件的電流而產(chǎn)生的。
文檔編號H02M3/155GK102906980SQ20118002513
公開日2013年1月30日 申請日期2011年5月13日 優(yōu)先權(quán)日2010年5月21日
發(fā)明者高橋圭, 伊藤良明 申請人:株式會社半導(dǎo)體能源研究所