專利名稱：半導(dǎo)體裝置及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如在由TFT等驅(qū)動(dòng)的有源矩陣驅(qū)動(dòng)液晶顯示裝置等中，實(shí)現(xiàn)了于同 一基板上將周邊驅(qū)動(dòng)電路或控制電路一體地集成化的液晶顯示裝置的電路性能改善的半 導(dǎo)體裝置以及其制造方法，以及該半導(dǎo)體裝置制造時(shí)使用的單晶硅基板。此外，本發(fā)明涉及 SOI (Silicon on Insulator,絕緣體上硅)基板，顯示裝置以及半導(dǎo)體裝置的制造方法，詳 細(xì)地，涉及例如使用將氫離子注入的單晶硅片結(jié)合在基板上并在氫離子的注入層進(jìn)行分割 而得到具有單晶硅薄膜的SOI基板的顯示裝置以及半導(dǎo)體裝置的制造方法。
背景技術(shù)：
現(xiàn)有技術(shù)中，在玻璃基板上形成非晶硅(以下略計(jì)為a-Si)或多晶硅(以下略計(jì)
為P-Si)的薄膜晶體管(Thin Film Transistor,以下計(jì)為TFT)，進(jìn)行液晶顯示面板或有機(jī)
EL面板等的驅(qū)動(dòng)，所謂進(jìn)行有源矩陣驅(qū)動(dòng)的液晶顯示裝置為公用技術(shù)。 特別地，使用遷移率高的高速動(dòng)作的p-Si，集成有周邊驅(qū)動(dòng)器的設(shè)備被廣泛使用。
但是，為了滿足要求更高性能的圖像處理器或定時(shí)控制器等的系統(tǒng)集成化，就要求更高性
能的Si設(shè)備。 這樣多晶硅中，由結(jié)晶性的不完全性導(dǎo)致的能帶隙中定域能級(jí)以及結(jié)晶晶粒邊界 附近的缺陷造成遷移率的低下，或S系數(shù)(亞閾值系數(shù))的增大，因此存在晶體管的性能不 足以形成高性能的Si設(shè)備的問題。 于是為了形成更高性能的硅設(shè)備，進(jìn)行了預(yù)先形成由單晶硅薄膜形成的薄膜晶 體管等設(shè)備，將其貼合在絕緣基板上，形成半導(dǎo)體裝置的技術(shù)的研究(例如，參照國(guó)際公 開公報(bào)W093/15589 (國(guó)際
公開日1993年8月5日)，J. P. Salerno, "Single Crystal Silicon AM!XDs，，， Conference Record of the 1994International Display Research Conference (皿C) P. 39-44(1994)， 或Q_Y. Tong&U. Goesele， SEMICONDUCTOR WAFER BONDING -SCIENCE ANDTECHN0L0GY， John Wiley&Sons Inc. ， New York(1999))。
上述國(guó)際公開公報(bào)W093/15589中，記述有在玻璃基板上使用采用粘合劑將預(yù)先 做成的單結(jié)晶薄膜晶體管轉(zhuǎn)印的半導(dǎo)體裝置，從而做成有源矩陣型液晶表示裝置的表示面 板的顯示器的技術(shù)。 但是上述現(xiàn)有的半導(dǎo)體裝置以及其制造方法中，為了將高性能的設(shè)備的單晶硅薄 膜晶體管結(jié)合在玻璃基板上而使用了粘合劑，所以存在結(jié)合作業(yè)困難，生產(chǎn)性不好等問題。 另外，完成的半導(dǎo)體裝置中由于用粘著劑粘著，所以存在耐熱性的問題。由于以后無法形成 高品質(zhì)的無機(jī)絕緣膜或TFT，制作有源矩陣基板的場(chǎng)合，在形成包含TFT陣列的設(shè)備后有必 要結(jié)合在基板上，因此存在尺寸成本，配線形成的問題。 進(jìn)而上述國(guó)際公開公報(bào)W093/15589中，只是單純地公開了在玻璃基板上形成單CN 晶硅薄膜設(shè)備的技術(shù)，以其構(gòu)成不能得到近年來所要求的高性能高機(jī)能的半導(dǎo)體裝置。 進(jìn)而War證，et. Al. ， 2002IEEE International SOI Conference :Oct，
pp. 123-125 (2002)中記載的構(gòu)成中，公開了通過紅外線越過基板檢測(cè)對(duì)準(zhǔn)標(biāo)記從而進(jìn)行對(duì)
準(zhǔn)的技術(shù)，由于光波長(zhǎng)較長(zhǎng)無法提高分辨率，所以難以進(jìn)行高精度的對(duì)準(zhǔn)。L. PAllen， et. Al. ， 2002 IEEE International SOI Conference :Oct，
pp. 192-193(2002)中，公開了以約一千五百個(gè)原子塊構(gòu)成的鹵素氣體簇離子束(Gas
Cluster Ion Beam :GCIB)均一地腐蝕BOX(Burried Oxide)上的硅。 另外現(xiàn)有技術(shù)中也存在下述問題。薄膜晶體管技術(shù)(Thin FilmTransistor :TFT)
為例如在玻璃基板上等透光性非晶體材料上形成硅膜等半導(dǎo)體膜，從而加工晶體管的技
術(shù)。該TFT技術(shù)隨著使用液晶顯示器的個(gè)人電腦信息終端的普及而發(fā)展。 該TFT技術(shù)中，例如用激光等的熱熔化基板上的非晶硅膜，形成多晶膜。加工該
多晶膜或非晶硅膜，形成作為開關(guān)元件的MOS型TFT。這樣使用由硅膜形成的設(shè)備(MOS型
TFT)，制作液晶顯示面板或有機(jī)EL面板等顯示面板。通過M0S型的TFT，有源矩陣驅(qū)動(dòng)顯示
面板的像素。 這樣的構(gòu)成被使用在TFT-液晶顯示器(LCD :Liquid Crystal Display)裝置， TFT-有機(jī)電致發(fā)光(OLED :Organic Light Emitting Diode)顯示裝置等中。
其中開關(guān)元件的有源矩陣驅(qū)動(dòng)中，要求有更高性能的硅設(shè)備的同時(shí)，也要求周邊 驅(qū)動(dòng)器，定時(shí)控制器的系統(tǒng)集成化。 但是現(xiàn)有的非晶硅膜，多晶硅膜中不能得到所需的性能。 多晶硅膜等中，由結(jié)晶性的不完全性導(dǎo)致的能帶隙中定域能級(jí)以及結(jié)晶晶粒邊界 附近的缺陷能帶隙內(nèi)的定域能級(jí)的存在，即，如果存在該定域能級(jí)，則遷移率下降，另外由 于亞閾值系數(shù)(S系數(shù))增大，因此存在晶體管的性能不足以形成高性能的Si設(shè)備的問題
另外，硅膜的結(jié)晶性如果不完全，硅柵極絕緣膜界面上容易形成固定電荷。因此薄 膜晶體管的閾值電壓難以控制，并且不能得到希望的閾值電壓。 另外，例如TFT液晶顯示器中，通過激光的加熱等將非晶硅膜加工為多晶硅膜。其 中，激光照射的能量存在一定的動(dòng)搖，因此得到的多晶硅膜的晶粒不一致。因此，遷移率或 閾值電壓中產(chǎn)生較大的變動(dòng)。 另外采用等離子CVD(Chemical V即or D印osition)法等成膜的非晶硅膜由激光 加熱后結(jié)晶的場(chǎng)合下，硅膜周邊由于加熱瞬間上升為硅的熔點(diǎn)附近的溫度。因此在采用無 堿高應(yīng)變點(diǎn)玻璃作為基板的場(chǎng)合下，堿金屬等從玻璃向硅處擴(kuò)散。于是存在得到的晶體管 的性能下降的問題。 對(duì)于該問題，在對(duì)多晶硅的結(jié)晶均一化，高性能化的研究的另外，也在進(jìn)行使用單 晶硅的設(shè)備的研究。 作為使用該單晶硅的設(shè)備的 一 個(gè)例子是SOI基板，其中SOI表示Si 1 iconon Insulator的意思。SOI基板的SOI技術(shù)主要表示在非晶質(zhì)基板上形成單晶半導(dǎo)體薄膜的 技術(shù)。該SOI技術(shù)用語在形成多晶硅膜的場(chǎng)合幾乎不使用。SOI技術(shù)是1980年左右開始研 究的領(lǐng)域。 SOI基板的一個(gè)例子是SMOX(S印aration by Implanted Oxgen)基板。該SIMOX 基板現(xiàn)在在市場(chǎng)上有售。SIMOX基板由在硅晶片中注入氧元素而形成。其中為了以規(guī)定深度注入比較重的氧元素，由于注入時(shí)的加速電壓硅晶片的結(jié)晶受到很大的破壞。因此SIM0X
基板中存在基板上得到的單晶硅的性能不好的問題。另外二氧化硅膜層的根據(jù)化學(xué)計(jì)量法
的偏差的絕緣性不良。此外由于要大量注入氧元素，離子注入的成本增大。 對(duì)于該問題，例如日本國(guó)的公開專利公報(bào)"特開平5-211128 (
公開日1993年8月
20日)"中記載的薄的半導(dǎo)體材料膜的制造方法中，公開了將單晶硅片結(jié)合在以氧化硅膜
覆蓋的硅基板上而進(jìn)行薄膜化的技術(shù)。 通過該技術(shù)，單晶硅基板上形成氧化膜，上面形成單晶硅薄膜。 此外日本國(guó)的公開專利公報(bào)"特開2000-30996號(hào)公報(bào)(
公開日2000年1月28
日)"中記載了，SOI晶片的制造方法以及對(duì)于SOI晶片的硅晶片上的氧化膜厚中的膜厚變
動(dòng)的標(biāo)準(zhǔn)偏差。 此外日本國(guó)的公開專利公報(bào)"特開平6-268183號(hào)公報(bào)(
公開日1994年9月22 日)"中記載的半導(dǎo)體裝置的制造方法中，記述了將形成半導(dǎo)體裝置并薄膜化的基板向其他 的支持基板轉(zhuǎn)印的方法。 該方法中，半導(dǎo)體層的一方的面上在形成半導(dǎo)體元件之后，薄膜化的半導(dǎo)體層和 支持基板通過常溫陽極結(jié)合結(jié)合。 但是上述構(gòu)成中，基板上的氧化硅膜中由微粗糙度產(chǎn)生的凹凸削弱了結(jié)合力，引 起了膜剝落等問題。 即通過特開平5-211128號(hào)公報(bào)的構(gòu)成，硅基板上的氧化膜如果變厚，膜厚變動(dòng)則
變大。由此，表面凹凸變得顯著，影響結(jié)合時(shí)的結(jié)合性或SOI基板的特性。 上述特開2000-30996號(hào)公報(bào)中，有膜厚變動(dòng)的標(biāo)準(zhǔn)偏差變大時(shí)的單晶硅薄膜的
膜厚均一性的記載。但是沒有涉及結(jié)合時(shí)的空隙發(fā)生，分離、剝離時(shí)薄膜上膜剝落的問題。 此外特開平6-268183號(hào)公報(bào)中，沒有薄層化的半導(dǎo)體層和支持基板的凹凸、平坦
性的記載。 這樣，透光性基板上設(shè)置的氧化硅膜的微粗糙度產(chǎn)生的凹凸成為了削弱結(jié)合力的 要因。從而產(chǎn)生了分離、剝離，在基板上形成硅膜后發(fā)生膜剝落等合格率低下的問題。

發(fā)明內(nèi)容
本發(fā)明為考慮到上述問題而作，其目的在于提供，將單晶硅薄膜設(shè)備在不使用粘 合劑的情況下，容易地在絕緣基板上形成，形成非單晶硅薄膜和單晶硅薄膜設(shè)備，集成高性 能的系統(tǒng)的半導(dǎo)體裝置以及其制造方法，以及用于形成該半導(dǎo)體裝置的單晶硅薄膜的單晶 硅基板。此外本發(fā)明的其他目的在于提供，結(jié)合力提高的SOI基板、顯示裝置以及半導(dǎo)體裝 置的制造方法。 本發(fā)明的單晶硅基板為了達(dá)成上述目的，表面上在形成氧化膜、柵極圖案、雜質(zhì)離 子注入部之后進(jìn)行平坦化，具有以規(guī)定的深度注入規(guī)定濃度的氫離子的氫離子注入部。
通過上述構(gòu)成，對(duì)于絕緣基板等單晶硅基板形成氧化膜的一側(cè)上通過結(jié)合、熱處 理，基板間的結(jié)合變?yōu)樵娱g的結(jié)合而成為強(qiáng)固的結(jié)合，同時(shí)即使不使用粘合劑也可以容 易地得到M0S型的單晶硅薄膜晶體管。 即本發(fā)明的單晶硅基板中，表面上形成有構(gòu)成MOS型的單晶硅薄膜晶體管的一部 分的氧化膜、柵極圖案、雜質(zhì)離子注入部，并且從表面到規(guī)定的深度具有氫離子注入部。
由此，絕緣基板等上，本發(fā)明先將柵極或源極、漏極的雜質(zhì)摻雜，或者基極、基電 極、發(fā)射極等的雜質(zhì)的摻雜結(jié)束，以規(guī)定的深度注入規(guī)定濃度的氫離子，結(jié)合表面平坦化、 親水化的單晶硅基板，通過加熱到氫離子從硅脫離的溫度之上，可以增強(qiáng)對(duì)于絕緣基板的
結(jié)合強(qiáng)度，同時(shí)通過以氫離子注入部為界進(jìn)行剝離，即使不使用粘合劑也可容易地形成M0S 型的單晶硅薄膜晶體管。 從而例如在表面上形成多晶硅薄膜等的非單晶硅薄膜晶體管的絕緣基板上，結(jié)合
本發(fā)明的單晶硅基板，由于形成MOS型的單晶硅薄膜晶體管，可以容易地得到非單晶硅構(gòu)
成的晶體管和單晶硅構(gòu)成的晶體管在一個(gè)基板上的不同區(qū)域上形成的半導(dǎo)體裝置。 本發(fā)明的SOI基板為了達(dá)到上述目的，是在絕緣基板上具有單晶硅薄膜的SOI基
板，包含結(jié)合上述絕緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜(本發(fā)明中的"覆
蓋膜"表示覆蓋的膜或熱氧化膜中的任意一個(gè))的結(jié)合部，上述單晶硅基板在氫離子注入部
處分?jǐn)?，成為上述單晶硅薄膜，上述絕緣基板為光透性基板，上述分?jǐn)嘤蔁崽幚磉M(jìn)行。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)?、?br> 離從而得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得
到均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng)性并達(dá)成了
高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。 此外上述絕緣基板為光透性基板，可以用于顯示裝置的有源矩陣基板。 此外由于注入了質(zhì)量比氧粒子輕很多的氫離子，單晶硅基板的全面的結(jié)晶質(zhì)量可
以保持為和注入前幾乎不變，可以解決由于氧離子注入導(dǎo)致的硅的結(jié)晶質(zhì)量低下的問題。
此外通過熱處理，單晶硅薄膜的結(jié)晶質(zhì)量可以返回到注入氫離子前的同等水準(zhǔn)。
該熱處理在例如60(TC下進(jìn)行。該場(chǎng)合下不會(huì)發(fā)生結(jié)合部的結(jié)合性的惡化。 本發(fā)明的SOI基板為了達(dá)成上述目的，是絕緣基板上具有單基硅薄膜的SOI基板，
包含結(jié)合上述絕緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅
基板由熱處理在氫離子注入部分?jǐn)?，成為上述單晶硅薄膜，上述結(jié)合部結(jié)合有，具有對(duì)于在
上述絕緣膜表面的1到5ym見方的范圍測(cè)定的高度為5nm以下的凹凸，與上述絕緣基板表
面所成的角度(9 )的正切(tan 9 )最大為0. 06以下的表面的上述絕緣膜。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)唷?br> 離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到
均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng)性并達(dá)成了高
遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。 其中正切即Tangent,特別是表示Tangent的絕對(duì)值。由此，上述構(gòu)成相當(dāng)于 Tangent的絕對(duì)值為0以上0. 06以下的值。上述絕緣膜表面上具有凹凸，該凹凸中傾斜最 大的面和絕緣基板表面所成的角度的正切為0. 06以下。詳細(xì)地，例如絕緣膜表面的1到 5y m見方的范圍測(cè)定的高度為5nm以下的凹凸，最大傾斜面與絕緣基板表面所成的角度的 正切約為O. 06以下。 這樣在凹凸較小的場(chǎng)合，可以增強(qiáng)絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合力。
此外該正切更優(yōu)選為0. 04以下。該場(chǎng)合下可以進(jìn)一步增強(qiáng)絕緣膜和覆蓋單晶硅 基板的覆蓋膜的結(jié)合力。 由此，解決了由于透光性基板表面的微粗糙度導(dǎo)致的透光性基板和單晶硅基板的結(jié)合性的問題。 SOI基板中結(jié)合絕緣基板和單晶硅基板的絕緣膜的表面狀態(tài)，例如對(duì)于絕緣基板 和單晶硅基板分離得到的表面凹凸，采用AFM方法進(jìn)行評(píng)價(jià)。 本發(fā)明的半導(dǎo)體裝置為了達(dá)到上述目的，在絕緣基板的不同區(qū)域上，分別形成非 單晶硅薄膜設(shè)備和單晶硅薄膜設(shè)備。 非單晶硅薄膜設(shè)備由絕緣基板上設(shè)置的非單晶硅薄膜而形成，單晶硅薄膜設(shè)備通
過先設(shè)置在單晶硅基板上，將該單晶硅基板從絕緣基板上的單晶硅薄膜分?jǐn)喽O(shè)置在絕緣
基板上。此外單晶硅薄膜設(shè)備也可由絕緣基板上設(shè)置的單晶硅薄膜形成。 由上述的構(gòu)成，在例如定時(shí)控制器等要求較高性能的設(shè)備中使用單晶硅薄膜晶體
管等的單晶硅薄膜設(shè)備，其余的設(shè)備中使用非單晶硅薄膜晶體管等的非單晶硅薄膜設(shè)備，
可以得到一體地集成高性能、高機(jī)能的電路系統(tǒng)的半導(dǎo)體裝置。 即通過單晶硅薄膜設(shè)備，利用單晶硅的特性可以形成高速且低耗電的高速邏輯電 路、定時(shí)產(chǎn)生器、或消除了分布變動(dòng)的DAC(電流緩沖器)。另一方面，多晶硅等的非單晶硅 薄膜設(shè)備相比于單晶硅設(shè)備，性能、機(jī)能都要遜色，可以用來大面積地形成便宜的半導(dǎo)體裝置。 由本發(fā)明的構(gòu)成，可以在一枚基板上形成兼?zhèn)渖鲜鰞煞N硅薄膜設(shè)備的長(zhǎng)處的半導(dǎo) 體裝置。 由此，可在基板上一體地集成化僅通過單晶硅就可實(shí)現(xiàn)的高性能、高機(jī)能的電路
系統(tǒng)。從而例如與以單晶硅形成全部的設(shè)備的場(chǎng)合相比，可以以非常低的成本制造集成有
高性能的系統(tǒng)的液晶面板或有機(jī)EL面板等的顯示裝置用的半導(dǎo)體裝置。 此外形成具有本發(fā)明的半導(dǎo)體裝置的單晶硅薄膜的單晶硅基板的形狀限定為L(zhǎng)SI
制造裝置的一般的晶片大小的6、8、12英寸的圓板。但是本發(fā)明的半導(dǎo)體裝置的絕緣基板
上共存有非單晶硅薄膜設(shè)備以及單晶硅薄膜設(shè)備，因此可以制造例如可以應(yīng)用于大型的液
晶顯示面板或有機(jī)EL面板的大型半導(dǎo)體裝置。 本發(fā)明的顯示裝置為了達(dá)成上述目的，具有形成有半導(dǎo)體元件構(gòu)造的上述SOI基 板。該SOI基板是形成半導(dǎo)體元件構(gòu)造的半導(dǎo)體裝置。 此外本發(fā)明涉及的顯示裝置為了達(dá)成上述目的，包括上述任何一種半導(dǎo)體裝置， 構(gòu)成為將該半導(dǎo)體裝置作為顯示面板的有源矩陣基板而使用。 上述SOI基板的絕緣基板為透光性基板，因此在該絕緣基板上如果形成半導(dǎo)體構(gòu) 造，適用于例如顯示面板用的有源矩陣基板。 采用上述SOI基板可以得到均一性的高性能的晶體管，從而可以提供高性能的顯 示裝置。 這樣可以使采用單晶硅的晶體管的特性均一化、穩(wěn)定化、高性能化，可以制造例如 高性能的MOS型電場(chǎng)效果晶體管設(shè)備。從而可以制造使用其的高性能的TFT-LCD顯示裝置， TFT-OLEDL顯示裝置或集成電路。 上述半導(dǎo)體元件的構(gòu)造為例如顯示器用開關(guān)元件的構(gòu)造。此外例如SOI基板中形 成半導(dǎo)體元件構(gòu)造，也可以制造數(shù)據(jù)處理驅(qū)動(dòng)器。 本發(fā)明的半導(dǎo)體裝置的制造方法為了達(dá)成上述目的，在絕緣基板上，在由單晶硅 薄膜構(gòu)成的單晶硅薄膜設(shè)備和由非單晶硅薄膜構(gòu)成的半導(dǎo)體裝置的制造方法中，在絕緣基板上形成包含上述單晶硅薄膜設(shè)備的電路之后，形成上述非單晶硅薄膜。 由上述制造方法，將單晶硅薄膜設(shè)備在平坦性最好的絕緣基板上形成，之后形成
非單晶硅薄膜。從而可以制造結(jié)合不良所導(dǎo)致的缺陷減少，有效利用率高的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置的制造方法為了達(dá)成上述目的，在絕緣基板上，在由單晶硅
薄膜構(gòu)成的單晶硅薄膜設(shè)備和由非單晶硅薄膜構(gòu)成的半導(dǎo)體裝置的制造方法中，在上述絕
緣基板上形成上述非單晶硅薄膜之后，形成上述單晶硅薄膜設(shè)備。 由上述制造方法，將非單晶硅薄膜在單晶硅薄膜設(shè)備形成前形成，與在單晶硅薄 膜設(shè)備形成后形成非單晶硅薄膜的場(chǎng)合相比，可以防止單晶硅薄膜受到污染和損傷。
本發(fā)明的半導(dǎo)體裝置的制造方法為了達(dá)成上述目的，在包含結(jié)合絕緣基板上形成 的絕緣膜和覆蓋單晶硅基板覆蓋膜的結(jié)合工序的半導(dǎo)體裝置的制造方法中，在上述結(jié)合工 序之前，包含調(diào)節(jié)上述絕緣膜的表面的調(diào)節(jié)工序，從而使上述表面的1到5ym見方的范圍 內(nèi)測(cè)定的高度為5nm以下的凹凸的傾斜與上述絕緣基板表面所成的角度的正切為0. 06以 下 上述SOI基板在結(jié)合工序之后，單晶硅基板在氫離子的注入部處分?jǐn)唷冸x成為 單晶硅薄膜而制造SOI基板。即上述制造方法也是SOI基板的制造方法。通過在該SOI基 板上的單晶硅薄膜上形成半導(dǎo)體元件構(gòu)造，可以保持良好的結(jié)合性，可以提高該結(jié)合的強(qiáng) 度。從而在結(jié)合工序之后，在將單晶硅基板分?jǐn)?、剝離形成單晶硅薄膜時(shí)不會(huì)發(fā)生膜剝落。
本發(fā)明的其他目的、方案、以及優(yōu)點(diǎn)，可由以下敘述得知。參照附圖從下面的說明 可以了解到本發(fā)明的優(yōu)點(diǎn)。


圖l(a)為表示本發(fā)明的半導(dǎo)體裝置的一實(shí)施例的一制造工序的剖面圖；圖l(b) 為表示上述半導(dǎo)體裝置的制造的其他的工序的剖面圖；圖l(c)為表示上述半導(dǎo)體裝置的 制造的進(jìn)一步其他的工序的剖面圖；圖l(d)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他 的工序的剖面圖；圖l(e)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖 l(f)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖l(g)為表示上述半 導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖l(h)為表示上述半導(dǎo)體裝置的制造的 進(jìn)一步其他的工序的剖面圖；圖l(i)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序 的剖面圖； 圖2(a)為表示本發(fā)明的半導(dǎo)體裝置的其他實(shí)施例的制造工序的剖面圖；圖2(b) 為表示上述半導(dǎo)體裝置的制造的其他的工序的剖面圖；圖2(c)為表示上述半導(dǎo)體裝置的 制造的進(jìn)一步其他的工序的剖面圖；圖2(d)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他 的工序的剖面圖；圖2(e)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖 2(f)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖2(g)為表示上述半 導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖2(h)為表示上述半導(dǎo)體裝置的制造的 進(jìn)一步其他的工序的剖面圖；圖2(i)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序 的剖面圖； 圖3(a)為表示本發(fā)明的半導(dǎo)體裝置的進(jìn)一步其他實(shí)施例的制造工序的剖面圖； 圖3(b)為表示上述半導(dǎo)體裝置的制造的其他的工序的剖面圖；圖3(c)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖3(d)為表示上述半導(dǎo)體裝置的制造的進(jìn)一 步其他的工序的剖面圖；圖3(e)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖 面圖；圖3(f)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；
圖4為概略表示圖3所示的雙極型單晶硅薄膜晶體管的構(gòu)成的剖面圖；
圖5(a)為表示本發(fā)明的半導(dǎo)體裝置的進(jìn)一步其他實(shí)施例的制造工序的剖面圖； 圖5(b)為表示上述半導(dǎo)體裝置的制造的其他的工序的剖面圖；圖5(c)為表示上述半導(dǎo)體 裝置的制造的進(jìn)一步其他的工序的剖面圖；圖5(d)為表示上述半導(dǎo)體裝置的制造的進(jìn)一 步其他的工序的剖面圖；圖5(e)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖 面圖；圖5(f)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；
圖6(a)為表示本發(fā)明的半導(dǎo)體裝置的進(jìn)一步其他實(shí)施例的制造工序的剖面圖； 圖6(b)為表示上述半導(dǎo)體裝置的制造的其他的工序的剖面圖；圖6(c)為表示上述半導(dǎo)體 裝置的制造的進(jìn)一步其他的工序的剖面圖；圖6(d)為表示上述半導(dǎo)體裝置的制造的進(jìn)一 步其他的工序的剖面圖；圖6(e)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖 面圖；圖6(f)為表示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖6(g)為表 示上述半導(dǎo)體裝置的制造的進(jìn)一步其他的工序的剖面圖；圖6(h)為表示上述半導(dǎo)體裝置 的制造的進(jìn)一步其他的工序的剖面圖。 圖7為表示使用本發(fā)明的半導(dǎo)體裝置制作的有源矩陣基板的平面圖； 圖8為表示本發(fā)明的半導(dǎo)體裝置中對(duì)于從室溫到60(TC的溫度，單晶硅和玻璃基
板的線膨脹的不同的圖； 圖9為本發(fā)明的半導(dǎo)體裝置的制造方法中在室溫下，進(jìn)行單晶硅和玻璃基板的對(duì) 準(zhǔn)時(shí)的概念圖； 圖10為表示本發(fā)明的SOI基板的一實(shí)施例的剖面圖； 圖ll(a)為表示上述SOI基板中包含的絕緣基板的剖面圖；圖ll(b)為表示上述 絕緣基板上層積絕緣膜的狀態(tài)的剖面圖；圖ll(c)為表示單晶硅基板的剖面圖；圖ll(d) 為表示單晶硅基板上被覆蓋膜覆蓋的狀態(tài)的剖面圖；圖ll(e)為表示在圖ll(d)的狀態(tài) 下注入氫離子的樣子的剖面圖；圖ll(f)為表示將圖ll(e)所示的單晶硅基板結(jié)合在圖 ll(b)所示的絕緣基板上的狀態(tài)的剖面圖；圖ll(g)為表示分割、剝離單晶硅基板而制作上 述SOI基板的樣子的剖面圖； 圖12為表示上述絕緣體基板上層積的上述絕緣膜的表面凹凸的狀態(tài)的剖面圖；
圖13為表示水對(duì)于層積有上述絕緣膜的上述絕緣基板表面的潤(rùn)濕狀態(tài)的剖面 圖； 圖14(a)為表示上述SOI基板中包含的絕緣基板的剖面圖；圖14(b)為表示上述 絕緣基板上層積絕緣膜的狀態(tài)的剖面圖；圖14(c)為表示圖14(b)所示狀態(tài)中層積非晶硅 膜的狀態(tài)的剖面圖；圖14(d)為表示上述非晶硅膜由受激準(zhǔn)分子激光器的照射熔化的樣子 的剖面圖；圖14(e)為表示多晶硅膜形成的狀態(tài)的剖面圖；圖14(f)為表示通過光刻法形 成承載單晶硅基板的區(qū)域的狀態(tài)的剖面圖；圖14(g)為表示承載上述單晶硅基板的狀態(tài)的 剖面圖；圖14(h)為表示將上述單晶硅基板分割、剝離而制作上述S01基板的樣子的剖面 圖； 圖15為表示使用上述SOI基板制作的薄膜晶體管的一例的剖面 圖16為表示現(xiàn)有的構(gòu)成中基板上層積的氧化硅膜的表面凹凸的狀態(tài)的剖面圖； 圖17為表示結(jié)合力評(píng)價(jià)法的模式剖面圖； 圖18為表示使用本發(fā)明的半導(dǎo)體裝置的顯示裝置的一例的方框圖； 圖19為表示本發(fā)明的半導(dǎo)體裝置的進(jìn)一步其他的一例的制造的一個(gè)工序的剖面
圖； 圖20為表示本發(fā)明的半導(dǎo)體裝置的進(jìn)一步其他的一例的一部分的剖面圖。
具體實(shí)施方式

實(shí)施例1 以下說明本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法的一實(shí)施例的半導(dǎo)體 裝置和其制造方法。圖1(a)到圖l(i)為表示本發(fā)明的半導(dǎo)體裝置的一實(shí)施例的表示半導(dǎo) 體裝置的制造工序的剖面圖。本實(shí)施例說明的半導(dǎo)體裝置為將MOS型的非單晶硅薄膜晶體 管和M0S型的單晶硅薄膜晶體管在絕緣基板上的不同區(qū)域上形成的高性能、高機(jī)能的半導(dǎo) 體裝置，通過TFT形成有源矩陣基板。 該MOS型的薄膜晶體管為，由活性半導(dǎo)體層，柵極，柵極絕緣膜，柵極兩側(cè)形成的 高濃度雜質(zhì)摻雜部(源極，漏極)構(gòu)成，通過柵極調(diào)節(jié)柵極下的半導(dǎo)體層的載流子濃度，控 制源極和漏極之間流動(dòng)的電流的一般的晶體管。 MOS性的晶體管的特性為，做成COMS (互補(bǔ)金屬氧化物半導(dǎo)體)的構(gòu)造時(shí)，消耗的
電力較少，根據(jù)電源電壓可以全幅振動(dòng)輸出，因此適用于低耗電型的邏輯電路。 本實(shí)施例的半導(dǎo)體裝置20如圖1 (i)所示，在絕緣基板2上具有，Si02(氧化硅)
膜(絕緣膜)3，包含有多晶硅構(gòu)成的非單晶硅薄膜5'的MOS型的非單晶硅薄膜晶體管la，
具有單晶硅薄膜14a的MOS型單晶硅薄膜晶體管(單晶硅薄膜設(shè)備)16a，金屬配線22。 絕緣基板2上，使用作為高應(yīng)變點(diǎn)玻璃的科寧公司的codel737 (堿土類-鋁硼硅
酸玻璃)。 Si02膜3在絕緣基板2的整體表面上，以大約50nm的膜厚形成。 包含有非單晶硅薄膜5'的MOS型非單晶硅薄膜晶體管la在層間絕緣膜的Si02膜
4上具有，非單晶硅薄膜5'，作為柵極絕緣膜的Si02膜7，柵極6。 柵極6由多晶硅和W硅化物構(gòu)成，也可由多晶硅，其他的硅化物或者聚合物等構(gòu) 成。另一方面包含單晶硅薄膜14a的MOS型的單晶硅薄膜晶體管16a具有，具有柵極12的 平坦化層，作為柵極絕緣層的Si02膜13單晶硅薄膜14a. 柵極12的材料采用重?fù)诫s的多晶硅膜和W硅化物，材料也可單獨(dú)選擇多晶硅，或 其他的高熔點(diǎn)金屬或硅化物，考慮必要的抵抗以及耐熱性進(jìn)行選擇。 此外該單晶硅薄膜晶體管16a再結(jié)合到絕緣基板2上之前在單晶硅基板上形成， 成為柵極12的部分以包含柵極絕緣膜13，單晶硅薄膜14a的狀態(tài)結(jié)合在絕緣基板2上。由 此，單晶硅基板10a上進(jìn)行形成柵極或者源極或漏極的雜質(zhì)離子注入的做法相比于在絕緣 基板2上形成單晶硅薄膜之后再形成薄膜晶體管的做法，可以容易地進(jìn)行對(duì)單晶硅薄膜的 精細(xì)加工。 本實(shí)施例的半導(dǎo)體裝置20如上所述，在一枚的絕緣基板2上，共存有MOS型的非 單晶硅薄膜晶體管la以及MOS型的單晶硅薄膜晶體管16a，因此可以得到特性不同的將多個(gè)電路集成化的高性能、高機(jī)能的半導(dǎo)體裝置，此外相比于在一枚的絕緣基板2上形成全
部由單晶硅薄膜構(gòu)成的晶體管，可以得到廉價(jià)的高性能、高機(jī)能的半導(dǎo)體裝置。 非單晶硅薄膜5'的區(qū)域和單晶硅薄膜14a的區(qū)域至少離開0. 3ym以上，優(yōu)選離
開0. 5ym以上。從而單晶硅薄膜14a中可以防止Ni， Pt， Sn， Pd等金屬原子的擴(kuò)散，可以
使單晶硅薄膜晶體管16a的特性穩(wěn)定化。 進(jìn)而本實(shí)施例中的半導(dǎo)體裝置20中，形成有Si02膜作為非單晶硅薄膜晶體管la 和單晶硅薄膜晶體管16a之間的層間絕緣膜。從而可以防止單晶硅薄膜14a被污染。
例如，含有本發(fā)明的半導(dǎo)體裝置20的液晶顯示裝置的有源矩陣基板的場(chǎng)合中，進(jìn) 而形成液晶顯示用的SiN,(氮化硅)，樹脂平坦化膜，通孔，透明電極。其中非單晶硅薄膜 5'的區(qū)域中形成驅(qū)動(dòng)器以及顯示部用的TFT，在適用于要求較高性能的設(shè)備的單晶硅薄膜 14a的區(qū)域中，形成定時(shí)控制器。驅(qū)動(dòng)器部也可不采用單晶硅，可考慮成本和性能決定。
這樣根據(jù)單晶硅薄膜14a，非單晶硅薄膜5'構(gòu)成的薄膜晶體管的各自的性能，決 定各薄膜晶體管的機(jī)能，用途，可以得到高機(jī)能，高性能的薄膜晶體管。
相比于現(xiàn)有的非單晶硅薄膜5'的區(qū)域上形成的N通道TFT的約100Cm2/V *SeC的 遷移率，形成本實(shí)施例的半導(dǎo)體裝置的液晶顯示用有源矩陣基板中，單晶硅薄膜14a的區(qū) 域上形成的N通道TFT的遷移率約為550cm7V 'sec。由此，通過本實(shí)施例的半導(dǎo)體裝置20 的構(gòu)成，可以得到相比于現(xiàn)有技術(shù)可以進(jìn)行高速動(dòng)作的TFT。 此外該液晶顯示用有源矩陣基板中，與非單晶硅薄膜5'的區(qū)域上形成的設(shè)備要求 7到8V的信號(hào)和電源電壓相比，單晶硅薄膜14a的區(qū)域上形成的設(shè)備的定時(shí)控制器可以在 2. 7V下穩(wěn)定地動(dòng)作。 此外半導(dǎo)體裝置20中，集成電路形成為非單晶硅薄膜5'的區(qū)域以及單晶硅薄膜
14a的區(qū)域，從而可以形成符合必要的構(gòu)成和特性的像素陣列。在各個(gè)區(qū)域上形成的集成電
路中，可以制作動(dòng)作速度或動(dòng)作電源電壓等性能不同的集成電路。例如可以進(jìn)行使柵極長(zhǎng)，
柵極絕緣膜的膜厚，電源電壓，邏輯級(jí)中至少一個(gè)在每個(gè)區(qū)域中不同的設(shè)計(jì)。 由此，可以形成按照區(qū)域具有不同特性的設(shè)備，可以得到具有更多樣的機(jī)能的半
導(dǎo)體裝置。 進(jìn)而半導(dǎo)體裝置20中，集成電路中形成有非單晶硅薄膜5'的區(qū)域與單晶硅薄膜 14a的區(qū)域，從而各個(gè)區(qū)域中形成的集成電路可以在各個(gè)區(qū)域按照不同的加工規(guī)則。例如短 通道長(zhǎng)的場(chǎng)合，單晶硅薄膜區(qū)域中沒有晶界，TFT特性的變動(dòng)幾乎沒有增加，與此相對(duì)地，多 晶硅薄膜區(qū)域中由于晶界的影響變動(dòng)急速地增加，有必要在各個(gè)部分改變加工規(guī)則。由此， 與加工規(guī)則相符，可以在適當(dāng)?shù)膮^(qū)域形成集成電路。 此外本實(shí)施例的半導(dǎo)體裝置20中，MOS型的單晶硅薄膜晶體管16a中，其金屬配 線圖案可以按照相比于柵極圖案較寬松的設(shè)計(jì)規(guī)則而形成。 由此，形成MOS型的單晶硅薄膜晶體管16a的半導(dǎo)體裝置的金屬配線或金屬配線 的一部分可以與大型基板上的金屬配線同時(shí)進(jìn)行處理，可以降低成本，提高處理能力。進(jìn)而 對(duì)于外部配線或者其他的電路模塊或者TFT陣列的接續(xù)變得容易，降低了對(duì)于外部裝置等 的接續(xù)不良所導(dǎo)致的不合格率。 半導(dǎo)體裝置20上形成的單晶硅薄膜14a的尺寸由LSI制造裝置的晶片尺寸所決 定。但是為了形成需要單晶硅薄膜14a的高速且低耗電的高速邏輯電路、定時(shí)產(chǎn)生器、或消除了分布變動(dòng)的DAC(電流緩沖器)或者處理器，一般的LSI制造裝置的晶片尺寸即可。
其中關(guān)于半導(dǎo)體裝置20的制造方法，使用圖1(a)到圖l(i)進(jìn)行說明。
首先在絕緣基板2的表面整體上，使用與TEOS與(^的混合氣體，通過等離子CVD， 堆積膜厚約為50nm的Si02膜3。 本實(shí)施例中的半導(dǎo)體裝置20的制造方法中，為了實(shí)現(xiàn)薄膜化，形成其中另外地加 工有成為單晶硅薄膜晶體管16a的部分的單晶硅基板10a，將該單晶硅基板10a在絕緣基板 2上形成。 具體地預(yù)先在一般的IC制造線上形成CMOS工序的一部分，即形成柵極電極12， 柵極絕緣膜13，源、漏極雜質(zhì)離子注入(BF3+、 P+)，保護(hù)絕緣膜，平坦化膜(BPSG)之后，通過 CMP(化學(xué)-機(jī)械研磨)進(jìn)行平坦化處理。接著形成膜厚約10nm的SiOj莫，制作具有用 5*1016/Cm2的計(jì)量的氫離子以規(guī)定的能量注入的氫離子注入部15的單晶硅基板10a。之后 將其在絕緣基板上的形成區(qū)域上切斷為合適的規(guī)定尺寸。在氫離子注入部15處，氫離子的 濃度最大。 接著如圖l(b)所示，將透明絕緣基板2以及切斷的單晶硅基板10a兩基板SC-l 洗凈，活性化后，將單晶硅基板10a的氫離子注入部15側(cè)排列，在室溫下緊密結(jié)合。
該排列如圖9所示通過透明基板2，這里為科寧公司的1737玻璃，從透明基板2側(cè) 利用可視光檢測(cè)出單晶硅基板10a上的對(duì)準(zhǔn)標(biāo)記和透明基板2側(cè)的對(duì)準(zhǔn)標(biāo)記而進(jìn)行。圖9 所示例中使用向下照射的顯微鏡中設(shè)置的對(duì)準(zhǔn)用CCD照相機(jī)90，檢測(cè)對(duì)準(zhǔn)臺(tái)91上的單晶硅 上的對(duì)準(zhǔn)標(biāo)記94，最終將其變換為電信號(hào)進(jìn)行處理。 現(xiàn)有的紅外線照射進(jìn)行穿過硅基板的對(duì)準(zhǔn)的方法中，IC等對(duì)于可視光或者UV光 不透明，由于通過穿過具有為了防止吸附作用散射非鏡面光的表面的硅晶片檢測(cè)排列標(biāo)記 來檢測(cè)排列，存在精度不好的問題。 其中本實(shí)施例的半導(dǎo)體裝置中，例如穿過對(duì)于較短波長(zhǎng)的可視光或者UV光透明， 并且表面不散射光的玻璃檢測(cè)對(duì)準(zhǔn)標(biāo)記93、94，所以與現(xiàn)有技術(shù)相比，可以進(jìn)行高精度的對(duì) 準(zhǔn)。 此外本實(shí)施例中使用單晶硅的對(duì)準(zhǔn)標(biāo)記94的對(duì)準(zhǔn)邊界比透明基板2整體，或者顯 示區(qū)域，或者設(shè)備整體的圖案的對(duì)準(zhǔn)邊界要小，從而具有高精度。 由此，以后形成非單晶硅區(qū)域(非單晶硅薄膜5'的區(qū)域)以及公共金屬配線22
等的時(shí)候，通過更高精度的曝光系統(tǒng)將接觸通孔21開口 ，可以使用金屬配線22高效容易地
連接具有高精度的圖案的單晶硅區(qū)域和具有低精度圖案的非單晶區(qū)域。 此外單晶硅和玻璃制的透明基板2由Van der Waals力結(jié)合。之后采用400°C
600。C的溫度進(jìn)行處理，在這里采用約550。C的溫度，進(jìn)行Si-OH+-Si-OH — Si_0-Si+H20的
反應(yīng)，使變?yōu)樵又g強(qiáng)固的結(jié)合。進(jìn)而如圖l(c)所示氫離子注入部15的溫度升溫為氫
元素從單晶硅脫離的溫度以上，因此，可以以氫離子注入部15為界進(jìn)行切開剝離。 其中單晶硅薄膜晶體管16a對(duì)于絕緣基板2，通過無機(jī)的絕緣膜3而結(jié)合。由此，
與現(xiàn)有的使用粘著劑的場(chǎng)合相比，可以可靠地防止單晶硅薄膜14a被污染。 將剝離的絕緣基板2上剩下的單晶硅薄膜14a的不要部分腐蝕除去，在將單晶硅
加工成島狀后，將表面的損傷層通過各向同性等離子腐蝕或者液體腐蝕除去，其中，該層通
過液體腐蝕采用氫氟酸被輕腐蝕10nm。由此，如圖1 (i)所示，絕緣基板2上膜厚約50nm的單晶硅薄膜14a上形成MOSTFT的一部分。 其后如圖1 (d)所示，絕緣基板2的全面上通過采用SiH4和N20的混合氣體的等離 子CVD，堆積膜厚約為200nm的第2Si02膜4。進(jìn)而其全面上利用SiH4氣體通過等離子CVD， 堆積膜厚約為50nm的非晶硅膜5。 非晶硅膜5上照射受激準(zhǔn)分子激光，并加熱使其結(jié)晶化，使多晶硅層成長(zhǎng)形成非 單晶硅薄膜5'的同時(shí)，提高了單晶硅薄膜14a和絕緣膜3的結(jié)合強(qiáng)度。
下面如圖1(f)所示，為了保存設(shè)備的活性區(qū)域的部分，通過腐蝕將不要的多晶硅 膜5'除去，得到島狀的圖案。 下面，使用TEOS和氧氣的混合氣體，通過等離子CVD堆積膜厚約為350nm的Si02 膜，將其通過各向異性腐蝕的RIE腐蝕約400nm，之后作為非單晶硅薄膜晶體管la的柵極絕 緣膜，通過使用SiH4和N20的混合氣體的等離子CVD，形成膜厚約為60nm的Si02膜7。此 時(shí)，上述單晶硅薄膜14a的圖案以及非單晶硅薄膜5'的圖案的端部上形成側(cè)壁。
下面如圖1(g)所示，通過采用TE0S和02(氧氣)的混合氣體的P-CVD，作為層間 平坦化絕緣膜(保護(hù)層間絕緣膜)，堆積膜厚約為350nm的Si02膜8。 如圖1(h)所示，將接觸通孔21開口，如圖l(i)所示，在接觸通孔21中形成金屬 (AlSi)配線22。 本實(shí)施例的半導(dǎo)體裝置的制造方法中，如上所述，將單晶硅薄膜晶體管16a在非 單晶硅薄膜(多晶硅薄膜)5'形成之前形成。由此，在保持絕緣基板2的平坦性的狀態(tài)下， 可以結(jié)合單晶硅基板，防止了結(jié)合不良等問題。 本實(shí)施例中，增大氫離子的注入能量，氫原子的最高位置位于從表面開始的較深 位置，使單晶硅薄膜14a的膜厚變厚，在厚度為50nm到lOOnm時(shí)沒有較大變化，但在300nm 到600nm時(shí)，依次地TFT的S值變大，斷開電流的增加明顯。由此，單晶硅薄膜14a的膜厚 雖然也依靠于雜質(zhì)的摻雜密度，只要為600nm以下即可，優(yōu)選約500nm以下，更優(yōu)選lOOnm 以下。 其中氫離子的注入能量設(shè)定為，使從該氫離子的注入能量扣除在柵極材料中的氫 離子的，與柵極電極的膜厚相當(dāng)?shù)呐c投射范圍相對(duì)應(yīng)的能量后的能量，不超過柵極電極材 料中的最重原子的與該柵極氧化膜中的投射范圍相對(duì)應(yīng)的能量。 由此，例如MOS型的單晶硅薄膜晶體管中可以防止，對(duì)于單晶硅基板照射的氫離
子通過與柵電極材料或金屬配線材料的構(gòu)成原子沖突，彈出的柵電極材料的構(gòu)成原子通過
氧化膜，到達(dá)單晶硅處，污染單晶硅部分所導(dǎo)致的特性或可靠性的降低。 此外作為絕緣基板2，代替科寧公司的codel737(堿土類-鋁硼硅酸玻璃)而采用
科寧公司的code7059 (鋇-硼硅酸玻璃)的場(chǎng)合下，雖然為同樣的結(jié)合，但是劈開剝離的成
功率惡化。 這是由于如圖8所示，codel737從室溫附近開始升溫至600°C的場(chǎng)合的和硅的線 膨脹的差約為250卯m，而code7059與硅的線膨脹的差約為800卯m。 因此從提高劈開剝離的成功率的角度出發(fā)，從室溫到60(TC的場(chǎng)合的和硅的線膨 脹的差優(yōu)選約為250ppm以下。 該單晶硅薄膜晶體管16a，并不限定于本實(shí)施例的構(gòu)成，例如底柵極(bottom gate)構(gòu)造的MOS型薄膜晶體管也可以得到上述同樣的效果。
實(shí)施例2 以下對(duì)于本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法相關(guān)的其他的實(shí)施例 進(jìn)行說明。圖2(a)到圖2(i)為表示本發(fā)明涉及的半導(dǎo)體裝置的其他的實(shí)施例的半導(dǎo)體裝 置的制造工序的剖面圖。為了方便說明，對(duì)于與實(shí)施例1的半導(dǎo)體裝置20中說明的部件具 有相同機(jī)能的部件，省略其說明。 本實(shí)施例的半導(dǎo)體裝置30，與上述實(shí)施例1的半導(dǎo)體裝置20同樣，在絕緣基板2 上的不同區(qū)域上形成MOS型的單晶硅膜薄晶體管16a與非單晶硅薄膜晶體管la。從而，對(duì) 于本實(shí)施例的半導(dǎo)體裝置30，與實(shí)施例1的半導(dǎo)體裝置20同樣，可以得到高性能，高機(jī)能的 半導(dǎo)體裝置。 另一方面，半導(dǎo)體裝置30中，單晶硅薄膜晶體管16a在非單晶硅薄膜晶體管la的 形成之后形成這一點(diǎn)與實(shí)施例1不同。 本實(shí)施例中的半導(dǎo)體裝置30在絕緣基板2上，具有Si02膜3，非單晶硅薄膜晶體 管la，單晶硅薄膜晶體管16a，金屬配線22等。 非單晶硅薄膜晶體管la具有，非單晶硅薄膜5'，作為柵極絕緣膜的Si02膜7以及 柵電極6。單晶硅薄膜晶體管16a如上所述，在非單晶硅薄膜晶體管la形成的絕緣基板2 上，通過層間絕緣膜7而形成。 用于制作單晶硅薄膜晶體管16a的單晶硅基板10a在絕緣基板2上形成之前，實(shí) 施用于制作MOS型的單晶硅薄膜晶體管的處理。具體地，形成柵極電極，柵極絕緣膜，注入 源、漏極的雜質(zhì)，對(duì)于P型和N型各個(gè)通道部分進(jìn)行通道注入，其中通過使用P型硅基板，可 省去N型的通道注入。柵電極上進(jìn)行將層間平坦化膜，這里為由CVD將Si02和沉積后BPSG 熔化并進(jìn)一步由CMP平坦化的膜切斷為規(guī)定形狀的工序。接著，表面上形成MOS型的單晶 硅薄膜晶體管14a的單晶硅基板10a通過SC1洗凈液洗凈，除去顆粒進(jìn)行表面的活化，在室 溫下通過玻璃基板從玻璃基板側(cè)，利用可見光檢測(cè)出單晶硅上的對(duì)準(zhǔn)標(biāo)記和透明基板側(cè)的 對(duì)準(zhǔn)標(biāo)記，從而進(jìn)行對(duì)準(zhǔn)并結(jié)合在絕緣基板2上。其中，進(jìn)行加工使柵極長(zhǎng)為0. 35 ii m，接觸 以及金屬配線部分的加工規(guī)則為了與大型玻璃基板的影印精度，以及結(jié)合時(shí)的排列精度相 對(duì)應(yīng)，線寬和間隔寬為2iim(微米)。 本實(shí)施例的半導(dǎo)體裝置30中，MOS型晶體管形成為非單晶硅薄膜5'的區(qū)域和單 晶硅薄膜14a的區(qū)域。各區(qū)域上形成同一導(dǎo)電型的晶體管中，遷移率，亞閾值系數(shù)，閾值中 的至少一個(gè)在各個(gè)區(qū)域中不同。從而可以根據(jù)所希望的特性，在對(duì)應(yīng)的單晶硅或非單晶硅 薄膜區(qū)域中形成晶體管。 其中根據(jù)圖2(a)到圖2(i)說明上述半導(dǎo)體裝置30的制造方法。 首先作為絕緣基板2，采用高應(yīng)變點(diǎn)玻璃的科寧公司的codel737 (堿土類-鋁
硼硅酸鹽)，接著如圖2(a)所示，在其表面上通過使用TEOS(TetraEthoxy Silane，即
Si(0C2H5)4)與02(氧氣)的混合氣體的等離子CVD，通過等離子化學(xué)氣相成長(zhǎng)(Plasma
Chemical Vapor D印osition，以下記作P-CVD)，堆積膜厚約為lOOnm的Si02膜。進(jìn)而在其表面上使用SiH4氣體通過等離子CVD堆積膜厚約為50nm的非晶硅膜5。 接著如圖2 (b)所示，非晶硅膜5上照射受激準(zhǔn)分子激光，并加熱結(jié)晶化，成長(zhǎng)多晶
硅層，形成非單晶硅薄膜5'。對(duì)非晶硅膜5的加熱并不限于受激準(zhǔn)分子的照射加熱，例如還
可以通過其它激光加熱，或使用爐加熱。此外為了促進(jìn)結(jié)晶的成長(zhǎng)，非晶硅膜5'上至少添加Ni， Pt， Sn， Pd中的一種。 接著如圖2(c)所示，將非單晶硅薄膜5'的規(guī)定區(qū)域腐蝕除去。 下面如圖2(c)所示，為了構(gòu)成非單晶硅TFT，通過使用SiH4和N20氣體的等離子
CVD，在堆積作為80到100nm的柵極絕緣膜的Si02膜7之后，形成柵極電極6。 下面如圖2(d)所示，這如源、漏極的雜質(zhì)離子，在其表面上通過使用TEOS(Tetra
Ethoxy SilanejpSi(0C2H5)4)與02 (氧氣)的混合氣體的等離子CVD，堆積作為層間絕緣
膜的膜厚約為250nm的Si02膜4 其中本實(shí)施例的半導(dǎo)體裝置30中，與上述實(shí)施例1的半導(dǎo)體裝置20同樣，進(jìn)行氫 離子注入等，從而制作成為MOS型的單晶硅薄膜晶體管16a的晶體管的工序部分完成的單 晶硅基板10a。 之后將該單晶硅基板10a與將非單晶硅薄膜5'通過腐蝕而除去的規(guī)定區(qū)域比較， 并且切為較小的形狀，或者由KOH等通過各向異性腐蝕切斷。 為了結(jié)合結(jié)晶硅，除去非單晶硅薄膜的部分預(yù)先通過含有低能量(約3keV)的鹵 化物的氣體的GCIB(Gas Cluster Ion Beam)平坦化，之后通過使用TEOS或者TMCTS (Tetr amenthylcyclotetrasiloxane)的PECVD形成約lOnm的Si02膜，進(jìn)一步改善了結(jié)合性。
非單晶硅薄膜5'形成的絕緣基板2和單晶硅基板10a在由可以除去離子并活化 表面的SC-1洗凈后，如圖2(e)所示，將單晶硅基板10a的氫離子注入部15側(cè)在上述腐蝕 除去的區(qū)域中在室溫下通過實(shí)施l同樣的方法排列，并緊密結(jié)合。其中sc-i洗凈為一般的 被稱作RCA洗凈的洗凈法中的一種，使用氨和過氧水和純水形成的洗凈液。
單晶硅基板10a在絕緣基板2上的形成也可以在作為柵極絕緣膜的Si02膜7的 形成后，作為層間絕緣膜的Si02膜4的堆積前。 其后，300到600°C ，這里采用550°C的溫度進(jìn)行熱處理，將單晶硅基板10a的氫離 子注入部15的溫度升溫至氫離子從單晶硅脫離的溫度之上。從而可將單晶硅基板10a以 氫離子注入部15為界進(jìn)行劈開剝離。該熱處理也可以通過激光照射或包括約700°C以上的 最高溫度的退火將單晶硅基板10a的氫離子注入部15升溫。 下面剝離的絕緣基板2上剩下的單晶硅基板10a的表面的損傷層通過各向同性等 離子腐蝕或者液體腐蝕除去，其中，該層通過液體腐蝕采用氫氟酸被輕腐蝕20nm。由此，如 圖2(f)所示，在一枚的絕緣基板2上可以分別得到膜厚約50nm的非單晶硅薄膜5'和單晶 硅薄膜14a。將單晶硅基板10a在室溫下結(jié)合在絕緣基板2上之后，在300到35(TC下進(jìn)行 約30分鐘熱處理，在55(TC進(jìn)行熱處理，由劈開剝離導(dǎo)致的伴隨劈開剝離的剝落減少。
此時(shí)已經(jīng)得到了充分的Si和基板的結(jié)合強(qiáng)度，為了進(jìn)一步提高該強(qiáng)度，其后在約 80(TC下進(jìn)行一分鐘退火處理。該處理也可與源、漏極的注入雜質(zhì)的活性化一起進(jìn)行。
如圖2(g)所示，作為層間平坦化絕緣膜堆積SiOj莫8，如圖2(h)所示，接觸通孔 21開口，如圖2(i)所示，形成金屬配線22的工序與實(shí)施例1 一樣。 本實(shí)施例的半導(dǎo)體的制造方法中，如上所述，預(yù)先形成非單晶硅薄膜晶體管la，之 后，形成單晶硅薄膜晶體管16a，與預(yù)先形成單晶硅薄膜晶體管的實(shí)施例1的半導(dǎo)體裝置20 相比，制造工序簡(jiǎn)單，并防止了單晶硅薄膜的污染。
實(shí)施例3 以下說明本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法的其他實(shí)施例，圖3(a)到圖3(f)為表示本發(fā)明的半導(dǎo)體裝置的其他實(shí)施例的半導(dǎo)體裝置的制造工序的剖面 圖。為了方便說明，對(duì)于與實(shí)施例1，2中說明的部件具有相同機(jī)能的部件，省略其說明。
本實(shí)施例的半導(dǎo)體裝置40如圖3(f)所示，與實(shí)施例1同樣，為在一枚的絕緣基板 2上，形成非單晶硅薄膜晶體管和單晶硅薄膜晶體管的半導(dǎo)體裝置，非單晶硅薄膜形成前形 成單晶硅薄膜晶體管，這一點(diǎn)相同，但是，作為單晶硅薄膜晶體管而形成的晶體管不是MOS 型，而是雙極性的單晶硅薄膜晶體管，這一點(diǎn)不同。 這樣，通過形成作為非單晶硅薄膜晶體管的MOS型，作為單晶硅薄膜晶體管的雙 極型的晶體管，可以得到與實(shí)施例1，2中說明的半導(dǎo)體裝置20，30具有不同特性的半導(dǎo)體 裝置40。 其中雙極型薄膜晶體管為，在第一導(dǎo)電型的半導(dǎo)體的基電極和發(fā)射極之間，設(shè)置 狹窄的逆導(dǎo)電層(基極)，通過使發(fā)射極和基極之間的偏置在順和逆之間變化，控制從發(fā)射 機(jī)向基極流入的少數(shù)載流子的個(gè)數(shù)，控制在基極擴(kuò)散并流入集電極的少數(shù)載流子產(chǎn)生的電 流的晶體管。 該雙極型薄膜晶體管沒有形成MOS型的柵電極，所以構(gòu)造簡(jiǎn)單同時(shí)提高制造效 率，此外具有飽和區(qū)域中的線性優(yōu)良，反應(yīng)速度快的優(yōu)點(diǎn)，由于可以處理線性信號(hào)，因此可 以用于模擬放大器，電流緩沖器，電源ic。 雙極型的單晶硅薄膜晶體管中，其接線圖案按照相比于基極圖案松寬松的設(shè)計(jì)規(guī) 則而形成。 由此，形成雙極型單晶硅薄膜晶體管的半導(dǎo)體裝置的金屬配線或金屬配線的一部 分可以與大型基板上的金屬配線同時(shí)進(jìn)行處理，降低成本并提高了處理能力。同時(shí)與其他 的電路模塊或TFT陣列的接續(xù)變得容易，降低了對(duì)于外部裝置等的接續(xù)不良所導(dǎo)致的不合 格率。 半導(dǎo)體裝置40如圖3(f)所示，在絕緣基板2上通過，SiOj莫3，包含由多晶硅構(gòu) 成的非單晶硅薄膜5'的非單晶硅薄膜晶體管la，包含單晶硅薄膜14b的雙極型的單晶硅薄 膜晶體管16b，以及金屬配線所構(gòu)成。 這樣在一枚的絕緣基板2上，形成有M0S型的非單晶硅薄膜晶體管la，以及雙極型
的單晶硅薄膜晶體管16b，因此分別可以發(fā)揮M0S型，雙極型或者非單晶硅薄膜，單晶硅薄
膜的特性，可以得到對(duì)應(yīng)于多種用途的半導(dǎo)體裝置40。 其中利用圖3(a)到圖3(f)說明上述半導(dǎo)體裝置40的制造方法。 絕緣基板2上使用科寧公司的codel737(堿土類-鋁硼硅酸玻璃)，如圖3(a)所
示，在其表面上使用TEOS以及02的混合氣體，通過等離子CVD堆積膜厚約為20nm的Si02膜3。 其中本實(shí)施例中的半導(dǎo)體裝置40中，與實(shí)施例1，2的半導(dǎo)體裝置一樣，在絕緣基
板2上形成單晶硅薄膜晶體管16b前，預(yù)先在單晶硅基板10b上從氫離子注入部劈開剝離，
作出雙極型的單晶硅薄膜晶體管16b的構(gòu)造，在該狀態(tài)下結(jié)合到絕緣基板2上。 具體地，首先形成雙極型薄膜晶體管的PNP結(jié)合或者NPN結(jié)合的結(jié)合部分。其次
通過氧化表面或在表面堆積氧化膜，形成膜厚約為200nm的Si02膜13。接著形成具有將
5*1016/cm2的計(jì)量的氫離子以規(guī)定的能量注入規(guī)定的深度的氫離子注入部15的雙極型單
晶硅薄膜晶體管。
這樣對(duì)于雙極型的單晶硅薄膜晶體管16b，與M0S型相同，也形成以規(guī)定的深度注 入規(guī)定濃度的氫離子的氫離子注入部。 接著將單晶硅基板10b以合適的形狀切斷，在絕緣基板2上形成。
將絕緣基板2以及切斷的單晶硅基板10bSC-l洗凈，活性化后，如圖3(b)所示，將 單晶硅薄膜晶體管16b的氫離子注入部15側(cè)與絕緣基板2上的腐蝕除去區(qū)域，在室溫下以 與實(shí)施例1相同的方法進(jìn)行對(duì)準(zhǔn)，緊密結(jié)合。 本實(shí)施例的半導(dǎo)體裝置40中，如圖4所示在P， N各個(gè)區(qū)域內(nèi)注入雜質(zhì)，表示了集 電極25，基極26，發(fā)射極27平面地配置的平面(Lateral)構(gòu)造的雙極性的薄膜晶體管，但 是像現(xiàn)有的雙極型薄膜晶體管那樣，也可以為縱型構(gòu)造。此外也可擴(kuò)散雜質(zhì)形成結(jié)合部，也 可使用SIT(Static InductionTransistor)或者二極管。 但是如本實(shí)施例那樣，通過形成平面型的雙極型薄膜晶體管，沒有必要在形成前 進(jìn)行平面化處理，可以簡(jiǎn)化制造工序，提高生產(chǎn)效率。 之后，采用400°C 60(TC的溫度進(jìn)行處理，在這里采用約55(TC的溫度，將單晶硅 基板10b的氫離子注入部15的溫度提高到氫離子從硅脫離的溫度，從而可以以氫離子注入 部15為界將單晶硅基板10b的不要部分11劈開剝離，可以在絕緣基板2上制作雙極型的 單晶硅薄膜晶體管16b。 下面將絕緣基板2上殘留的單結(jié)晶硅基板10b的表面的損傷層，通過各向同性等 離子腐蝕或者液體腐蝕除去，其中，該層通過液體腐蝕采用氫氟酸被輕腐蝕20nm。由此，如 圖3(c)所示，絕緣基板2上形成了膜厚約為80nm的雙極型的單晶硅薄膜晶體管16b.
之后如圖(3)所示，在絕緣基板2的全面上通過使用SiH4和02的混合氣體的等離 子CVD，堆積作為層間絕緣膜的膜厚約為200nm的SiOj莫4。進(jìn)而如圖3(d)所示，在其表 面上通過使用SiH4氣體的等離子CVD，堆積膜厚約為50nm的非晶硅膜5。
下面如圖3(e)所示，由受激準(zhǔn)分子激光照射加熱非晶硅膜5，使其結(jié)晶化，使多晶 硅層成長(zhǎng)形成非單晶硅薄膜5'，此時(shí)可以提高雙極型的單晶硅薄膜晶體管16b對(duì)于絕緣基 板2的結(jié)合強(qiáng)度。 下面如圖3(f)所示，留下成為非單晶硅薄膜5'的設(shè)備的活性區(qū)域的部分，將不要 的硅膜通過腐蝕除去，得到島狀的圖案。通過使用TEOS和氧氣的混合氣體的等離子CVD堆 積作為柵極絕緣膜的膜厚約為350nm的Si02膜7，進(jìn)而將約350nm的光致抗蝕膜作為樹脂 平坦化膜全面地涂覆，通過包含氧氣和CF4的氣體利用各向異性腐蝕的RIE (Reactive Ion Etching)將上述樹脂平坦化膜的全部和Si0j莫4的一部分腐蝕(圖中未示)，平坦化之后， 通過使用SiH4和N20的混合氣體的等離子CVD，堆積作為柵極絕緣膜的膜厚約為60nm的 SiOj莫7。 接著形成Si02膜7上的柵極電極6，從而可以得到由柵極電極6，作為柵極絕緣膜 的Si02膜7，以及非單晶硅薄膜5'構(gòu)成非單晶硅薄膜晶體管la。 之后的作為層間平坦化絕緣膜的Si02膜8的形成，接觸通孔21的開口，以及金屬 配線22的工序與上述實(shí)施例1，2相同，省去其說明。 如上所述，本實(shí)施例的半導(dǎo)體裝置4的制造方法，在雙極型的單晶硅薄膜晶體管 16b形成后，形成由多晶硅薄膜構(gòu)成非單晶硅薄膜晶體管la，因此在平坦的絕緣基板上可 以直接地結(jié)合，結(jié)合工序容易，可以提高雙極型單晶硅薄膜晶體管16b的對(duì)于絕緣基板2的結(jié)合強(qiáng)度。 此外形成的單晶硅薄膜晶體管為雙極性，因此不需要平坦化處理，降低了制造成 本。此外與M0S型的場(chǎng)合同樣，也可預(yù)先將金屬配線的一部分形成進(jìn)行平坦化處理，這樣可 以提高集成化密度。 本實(shí)施例的半導(dǎo)體裝置40中，如圖3(f)所示，沒有分離晶體管群，如果發(fā)生漏電 或干擾的問題時(shí)，當(dāng)然可以進(jìn)行元件分離。
實(shí)施例4 以下說明本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法的其他實(shí)施例，圖 5(a)到圖5(f)為表示本發(fā)明的半導(dǎo)體裝置的其他實(shí)施例的半導(dǎo)體裝置的制造工序的剖面 圖。為了方便說明，對(duì)于與實(shí)施例1到3中說明的部件具有相同機(jī)能的部件，省略其說明。
本實(shí)施例的半導(dǎo)體裝置50在一枚的絕緣基板上，形成MOS型的單晶硅薄膜晶體 管，和MOS型的非單晶硅薄膜晶體管，這一點(diǎn)與實(shí)施例1的半導(dǎo)體裝置20相同，另一方面， 使用連續(xù)晶界硅(Conti皿ous Grain Silicon)作為非單晶硅薄膜，這一點(diǎn)與上述實(shí)施例1 的半導(dǎo)體裝置20不同。 這樣作為非單晶硅薄膜使用連續(xù)晶界硅，相比于從而多晶硅構(gòu)成的非單晶硅薄膜 晶體管，可以得到特性高的非單晶硅薄膜晶體管lb。 本實(shí)施例的半導(dǎo)體裝置50在絕緣基板2上具有，Si02膜3， MOS型的非單晶硅Si 薄膜晶體管lb， MOS型的單晶硅薄膜晶體管16a。 特別是非單晶硅薄膜晶體管lb作為非單晶硅薄膜52'，采用結(jié)晶成長(zhǎng)方向一致的 多晶硅，即所謂連續(xù)晶界Si (Continuous Grain Silicon)而形成。 相對(duì)于現(xiàn)有的連續(xù)晶界硅區(qū)域中形成的N通道TFT的約100Cm2/V ，sec的遷移率， 形成本實(shí)施例的半導(dǎo)體裝置50的液晶顯示用有源矩陣基板中，單晶硅薄膜14a區(qū)域上形成 的N通道TFT可以得到約550cm7V sec的遷移率，由此，可以得到相比于現(xiàn)有技術(shù)可以進(jìn) 行高速應(yīng)答的有源矩陣基板。 通過該液晶表示用有源矩陣基板，相比于驅(qū)動(dòng)器與非單晶硅薄膜52'的區(qū)域上形 成的設(shè)備要求7到8V的信號(hào)和電源電壓，單晶硅薄膜14a的區(qū)域上形成的設(shè)備的定時(shí)控制 器可以在2. 7V的信號(hào)和電源電壓下穩(wěn)定地動(dòng)作。 這里利用圖5(a)到圖5(f)說明上述半導(dǎo)體裝置50的制造工序。
本實(shí)施例中與上述實(shí)施例1相同，首先使用科寧公司的codel737(堿土類-鋁硼 硅酸玻璃)作為基板2，如圖5(a)所示，在其表面整體上通過使用TEOS和02的混合氣體的 等離子CVD堆積約lOOnm的Si02膜3。 進(jìn)而如圖5 (b)所示，Si02膜的表面整體上通過使用SiH4和N20的混合氣體的等離 子CVD堆積約200nm的Si02膜52。 Si0j莫52中在規(guī)定的區(qū)域內(nèi)，通過腐蝕形成開口部之后，為了控制上述開口部中 非晶硅薄膜51的表面的親水性，將非晶硅薄膜51的表面較薄地氧化并形成氧化膜(Si02 膜)，其上旋轉(zhuǎn)涂覆醋酸Ni水溶液。 接著，在58(TC的溫度下約進(jìn)行8小時(shí)的固相成長(zhǎng)，促進(jìn)結(jié)晶成長(zhǎng)方向一致的結(jié) 晶成長(zhǎng)的多晶硅，即連續(xù)晶界硅(Continuous Grain Silicon)成長(zhǎng)，形成連續(xù)晶界硅薄膜 51，。
進(jìn)而如圖5(c)所示，除去連續(xù)晶界硅薄膜51'上的Si0j莫52。之后腐蝕除去連續(xù)晶界硅薄膜51'的規(guī)定區(qū)域。 其中與實(shí)施例2的場(chǎng)合相同，通過低能量(約3keV)的鹵化物的氣體的GCIB使表面平坦化，進(jìn)一步改善了結(jié)合性。本實(shí)施例的半導(dǎo)體裝置50中，與上述實(shí)施例1同樣通過劈開、薄膜化，制作MOS型的單晶硅薄膜晶體管的構(gòu)造，準(zhǔn)備以規(guī)定的濃度、規(guī)定的能量注入氫離子的單晶硅基板10a。 接著如圖5(d)所示，將形成連續(xù)晶界硅薄膜51'的絕緣基板2以及單晶硅基板10aSC-l洗凈并活化后，將單晶硅基板10a的氫離子注入部15側(cè)與上述腐蝕除去的區(qū)域，在室溫下采用與實(shí)施例1同樣的方法進(jìn)行對(duì)準(zhǔn)，緊密結(jié)合。 此時(shí)，連續(xù)晶界硅薄膜51'和單晶硅基板lOa之間至少離開O. 3iim，優(yōu)選0. 5iim以上。這樣防止了后述的制造工序中使用的Ni，Pt，Sn，Pd等的金屬原子向單晶硅薄膜14a的區(qū)域擴(kuò)散，可使單晶硅薄膜晶體管的特性穩(wěn)定化。 之后通過激光照射或者含有約70(TC以上的最高溫度的退火，將單晶硅基板10a的氫離子注入部15的溫度升溫至氫原子從單晶硅脫離的溫度以上，從而如圖5(e)所示，將單晶硅基板10a的不要部分11以氫離子注入部15為界劈開剝離。 下面將絕緣基板2上殘余的單晶硅薄膜10a的損傷層通過各向同性等離子腐蝕或者液體腐蝕除去，其中，該層通過液體腐蝕采用氫氟酸被輕腐蝕約10nm。
由此，絕緣基板2上，可以分別形成膜厚約50nm的連續(xù)晶界硅薄膜51'和單晶硅薄膜14a。 下面將連續(xù)晶界硅薄膜51'上的不要部分腐蝕除去。 下面在設(shè)備的活性區(qū)域附近的SiOj莫處形成開口部，使用SiOj莫作為掩膜，為了促進(jìn)結(jié)晶成長(zhǎng)將添加的Ni除氣，從而注入高濃度的P+離子(15keV，5*1015/Cm2)，通過RTA在約80(TC的溫度下進(jìn)行一分鐘的熱處理。 留出物理上的空間，使單晶硅薄膜14a中Ni原子不擴(kuò)散，處理過程中具有混入極少量的Ni原子的可能性，其中，單晶硅薄膜14a的活性區(qū)域也優(yōu)選進(jìn)行除氣，在以空間優(yōu)先的場(chǎng)合下，可以省去作為一種設(shè)計(jì)上的選擇的除氣。 留下成為設(shè)備的活性區(qū)域的部分，將不要的連續(xù)晶界硅薄膜51'的不要部分和單晶硅薄膜14a腐蝕除去，得到島狀的圖案。 下面使用TEOS和氧氣的混合氣體通過P-CVD堆積膜厚約為350nm的Si02膜，將其通過各向異性腐蝕的RIE腐蝕約400nm，之后通過使用SiH4和N20的混合氣體的等離子CVD，形成作為柵極絕緣膜的膜厚約為60nm的Si02膜7。 此時(shí)，連續(xù)晶界硅薄膜51'的圖案以及單晶硅薄膜14a的圖案的端部上形成側(cè)壁。
之后形成作為層間平坦化絕緣膜的Si02膜，對(duì)于接觸通孔21的開口以及金屬配線22的工序，因與上述實(shí)施例1，2相同所以省去其說明。 如上所述本發(fā)明的半導(dǎo)體裝置50的制造方法在作為非單晶硅薄膜的多晶硅形成后，形成單晶硅薄膜晶體管16a，之后形成作為非單晶硅薄膜晶體管lb的柵極絕緣膜的Si02膜7，減少了 Si02膜的數(shù)量，簡(jiǎn)化了工序。
實(shí)施例5 以下說明本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法的其他實(shí)施例，圖6(a)到圖6(h)為表示本發(fā)明的半導(dǎo)體裝置的其他實(shí)施例的半導(dǎo)體裝置的制造工序的剖面 圖。為了方便說明，對(duì)于與實(shí)施例1到4中說明的部件具有相同機(jī)能的部件，省略其說明。
本實(shí)施例的半導(dǎo)體裝置60在一枚的絕緣基板2上形成雙極型的單晶硅薄膜晶體 管和M0S型的非單晶硅薄膜晶體管，這一點(diǎn)與實(shí)施例3的半導(dǎo)體裝置40 —樣。
另外作為單晶硅薄膜晶體管，形成底柵極的構(gòu)造的晶體管，這一點(diǎn)與上述實(shí)施例3 的半導(dǎo)體裝置40不同。 本實(shí)施例的半導(dǎo)體裝置60對(duì)于，到圖2(c)所示的單晶硅基板的結(jié)合、劈開分離為 止的工序，和實(shí)施例2的半導(dǎo)體裝置30同樣的制造工序，制作的半導(dǎo)體也與半導(dǎo)體裝置30 具有相同的構(gòu)造。 之后的工序中，如圖6(i)所示，單晶硅設(shè)備部分的元件分離后，整體地形成層間 絕緣膜，在其上形成非晶硅的TFT以及電路而形成柵極電極6，在其上形成島狀的柵極絕緣 膜62，無摻雜的非晶硅63，進(jìn)而形成作為N+非晶硅薄膜64以及源、漏極的配線的金屬配線 65。 圖中雖然未示出，為了進(jìn)行液晶顯示等，進(jìn)而在其上形成保護(hù)絕緣膜，平坦化膜， 用于顯示的透明導(dǎo)電膜。 參照?qǐng)D6 (a)到圖6 (h)說明上述半導(dǎo)體裝置60的制造方法。 首先如圖6 (a)所示作為絕緣基板2，使用科寧公司的codel737 (堿土類-鋁硼硅 酸玻璃)，在其表面整體上通過使用TE0S和(^的混合氣體的等離子CVD，堆積膜厚約為50nm 的Si0j莫3。 這樣與上述實(shí)施例3中的半導(dǎo)體裝置40同樣，準(zhǔn)備預(yù)先劈開薄膜化后制作成為雙 極型的單晶硅薄膜晶體管構(gòu)造的16b的單晶硅基板10b，以規(guī)定濃度規(guī)定的能量注入氫離 子后，將其以規(guī)定的尺寸切斷。 將絕緣基板2和切斷的單晶硅基板10bSC-l洗凈活性化之后，如圖6(b)所示，將 單晶硅基板10b的氫離子注入部15側(cè)用與實(shí)施例1同樣的方法排列于規(guī)定的位置，在室溫 下使其緊密的結(jié)合。雖然圖中未示，在單晶硅基板上也可以預(yù)先設(shè)定金屬配線，該場(chǎng)合下具 有高集成化的優(yōu)點(diǎn)。 其后采用400°C 60(TC的溫度進(jìn)行處理，在這里采用約550°C的溫度，將單晶硅 基板10b的氫離子注入部15的溫度提高到氫離子從硅脫離的溫度，如圖6(c)所示，從而可 以以氫離子注入部15為界將單晶硅基板10b劈開剝離。預(yù)先形成金屬配線的場(chǎng)合下，如果 忽視小丘的形成，在該溫度即使金屬是Al類合金，只要在熔點(diǎn)之下，就可以使用。
其后將絕緣基板2上殘余的單晶硅薄膜14b的一部分腐蝕除去，將單晶硅薄膜14b 加工為島狀之后，將表面的損傷層通過各向同性等離子腐蝕或者液體腐蝕除去，其中，該層 通過液體腐蝕采用氫氟酸被輕腐蝕10nm。 這樣絕緣基板2上形成了膜厚約為50nm的單晶硅薄膜14b構(gòu)成的M0S型的薄膜 晶體管的一部分。 之后如圖6 (d)所示，絕緣基板2的全面上通過采用SiH4和N20的混合氣體的等離 子CVD，堆積膜厚約為200nm的Si02膜(層間絕緣膜)61 。 進(jìn)而在其全表面上通過噴涂堆積TaN薄膜，加工為規(guī)定的圖案，形成柵極電極6以 及柵極總線等的柵極層的配線。
柵極層的配線材料不限于本材料，對(duì)應(yīng)于電阻，耐熱性，與后序的制造過程的適合 性，可以選擇A1或A1合金等種種的金屬材料。 如圖6 (e)所示，通過采用SiH4和NH3的混合氣體的等離子CVD，形成作為柵極絕 緣膜的膜厚約為200nm的氮化硅膜62。接著在其上通過SiH4和PH3的混合氣體，順次連續(xù) 地堆積摻雜了 P的膜厚約為30nm的N+非晶硅膜64。 接著如圖6(f)所示，無摻雜與摻雜P的非晶硅膜被腐蝕為島狀，并留下成為晶體 管的部分，進(jìn)而如圖6 (g)所示，作為其上用于源極總線配線的金屬膜65，通過噴涂堆積T薄 膜，加工為規(guī)定的圖案。 用于源極總線配線的金屬膜65，并不限定于Ti，對(duì)應(yīng)于電阻，耐熱性，與后序的制 造過程的適合性，可以選擇A1或A1合金等種種的金屬材料。 如圖6(h)所示，將非晶硅63的島狀的圖案的規(guī)定(源極到漏極間的通道部分)
的區(qū)域的N+層(無摻雜層的一部分也一起被腐蝕)腐蝕除去，形成非晶硅TFT。 之后通過作為保護(hù)絕緣膜的使用SiH4氣體和NH3氣體的等離子CVD，堆積約200nm
的氮化硅膜。 之后與使用通常的非晶硅的有源矩陣基板的制造工序一樣，例如樹脂層間膜的形 成通過顯示用透明電極的形成，完成液晶顯示中采用的有源矩陣基板。 本實(shí)施例的半導(dǎo)體裝置60如下所述，作為非單晶硅薄膜晶體管lc，使用非晶體 硅，使非單晶硅薄膜的制造工序簡(jiǎn)單化，半導(dǎo)體裝置60低成本化。此外通過作為非晶硅的 特征的閉合電流特性，半導(dǎo)體裝置60可以用于低耗電型的LCD。 非單晶硅薄膜晶體管lc使用非晶硅作為非單晶硅薄膜，但并不限定于此，也可為 多晶硅薄膜或者連續(xù)晶界硅薄膜。 進(jìn)而非單晶硅薄膜晶體管lc的構(gòu)造中，絕緣基板2側(cè)上配置有柵極電極6，即所謂 底柵極的構(gòu)造。非晶硅的形成變得容易，工序簡(jiǎn)化生產(chǎn)率提高，并實(shí)現(xiàn)了半導(dǎo)體裝置的低成 本化。 非單晶硅薄膜晶體管lc為底柵極構(gòu)造，但并不限于此，也可以從基板側(cè)按照非單 晶硅，柵極絕緣膜，柵極的順序而形成。 上述實(shí)施例1到5中說明的各半導(dǎo)體裝置如圖7所示，可以作為具有顯示部72的
有源矩陣基板70上形成的高機(jī)能電路部(高速DAC，高速的定時(shí)控制器，圖像處理電路)71
而形成。另外也可將該有源矩陣基板70用于顯示面板形成顯示裝置。 上述實(shí)施例1到5的單晶硅薄膜晶體管16a， 16b，也可在其柵極層上層通過高熔點(diǎn)
金屬形成配線層。 這里使用TiW合金形成需要進(jìn)行細(xì)微加工的電路部分的配線，進(jìn)而通過TEOS或 SiH4和N20的氣體等的CVD，PECVD形成層間絕緣膜之后，通過CMP進(jìn)行平坦化，其中也可將 氫離子以規(guī)定的能量規(guī)定的濃度注入。 這樣在基板上預(yù)先形成金屬配線的單晶硅薄膜晶體管，形成氧化膜厚通過進(jìn)一步 形成金屬配線，可以得到雙金屬配線構(gòu)造的半導(dǎo)體裝置，形成進(jìn)一步高集成密度的高機(jī)能 電路。 其中高熔點(diǎn)金屬的配線層如果對(duì)于單晶硅基板的劈開剝離時(shí)的熱處理溫度具有 耐熱性即可，可以使用多晶硅，各種金屬的硅化物，Ti， W， Mo， TiW， TaN， Ta等材料。進(jìn)而使用激光進(jìn)行單晶硅基板的劈開剝離時(shí)，耐熱性也可較低。 本發(fā)明不限于上述實(shí)施例中說明的內(nèi)容，例如非單晶硅形成法，層間絕緣膜的材 料，膜厚等，也可以采用本領(lǐng)域人員所公知的其他方法實(shí)現(xiàn)。 由單晶硅形成的半導(dǎo)體設(shè)備也不限定于MOS型晶體管，雙極性晶體管，例如也可 以為SIT，二極管等。 例如上述單晶硅薄膜設(shè)備優(yōu)選具有，MOS型單晶硅薄膜晶體管，以及含有肖特基型 或PN結(jié)合型的二極管的圖像傳感器或者CCD型圖像傳感器。這樣的包含有CCD型圖像傳 感器和PN結(jié)型二極管的半導(dǎo)體裝置的一例，如圖20的剖面圖所示。這樣使用單晶硅薄膜 14c形成圖像傳感器17，也可以與圖中未示的M0S型單晶硅薄膜晶體管一起設(shè)置在絕緣基 板2上。其中運(yùn)送柵極12a的材料使用與上述MOS型單晶硅薄膜晶體管的柵極材料相同的 材料，由此，可以單獨(dú)地在不同區(qū)域中集成化不同設(shè)計(jì)或構(gòu)造的的薄膜設(shè)備，可以容易地集 成現(xiàn)有的方法中極難共存的圖像傳感器等的CMOS設(shè)備與構(gòu)造不同的設(shè)備，從而發(fā)明了現(xiàn) 有技術(shù)中不可能的高機(jī)能設(shè)備。 本發(fā)明的半導(dǎo)體裝置可以將這樣的特性不同的多種的半導(dǎo)體設(shè)備在同一玻璃基 板上一體地集成化，這即為本發(fā)明重要的優(yōu)點(diǎn)。 此外上述實(shí)施例1到5中，列舉了形成具有兩種不同特性的薄膜硅晶體管的例子，
本發(fā)明并不限定于此，也可在一枚基板上形成三種以上特性不同的設(shè)備。 例如構(gòu)成作為單晶硅薄膜晶體管形成MOS型晶體管以及雙極性晶體管，作為非單
晶硅薄膜晶體管形成MOS型晶體管的半導(dǎo)體裝置的場(chǎng)合下，可以在一枚基板上形成具有三
種特性的半導(dǎo)體裝置，從而得到更高性能，高機(jī)能的半導(dǎo)體裝置。這樣的半導(dǎo)體裝置的一例
如圖19所示。該圖19相當(dāng)于上述實(shí)施例中圖1(f)到圖3(f)所示的制造的一工序的剖面圖。 此外該半導(dǎo)體裝置中，優(yōu)選單晶硅構(gòu)成的MOS型薄膜晶體管的單晶硅薄膜，相比 于雙極型薄膜晶體管的單晶硅薄膜的膜厚小的情況。 通常MOS型薄膜晶體管的膜厚薄時(shí)容易得到良好的特性，雙極型薄膜晶體管的膜 厚較厚時(shí)可以得到良好的特性。 對(duì)于單晶硅薄膜構(gòu)成的MOS型薄膜晶體管，其柵極線寬優(yōu)選在1 y m以下。此外對(duì)
于單晶硅薄膜構(gòu)成的雙極型薄膜晶體管，其基極寬優(yōu)選在2. 5ym以下。 進(jìn)而基極寬更加優(yōu)選在1 y m以下。基極寬越窄，少數(shù)載流子的擴(kuò)散通過效率越好
時(shí)間越短。 由此，晶體管的開關(guān)速度加快。
實(shí)施例6 以下說明本發(fā)明的單晶硅基板，半導(dǎo)體裝置以及其制造方法的其他實(shí)施例，為了
方便說明，對(duì)于與實(shí)施例1到5中說明的部件具有相同機(jī)能的部件，省略其說明。 本發(fā)明的實(shí)施例中，在實(shí)施例1到5的半導(dǎo)體裝置中，單晶硅基板的結(jié)合前的厚度
小與100 m約為70 m，其中單晶硅基板的結(jié)合前的厚度以外都使用相同的材料，方法，玻
璃基板和硅基板的結(jié)合性在任何場(chǎng)合下都很好，特別是大幅地降低了基板的四個(gè)角的結(jié)合不良。 本實(shí)施例中，采用IC卡中使用的研磨法將注入氫離子后的厚度減少。單晶硅的厚度從結(jié)合性的觀點(diǎn)來看越薄越好，考慮到操作的容易性，優(yōu)選50 m到100 m左右。 上述實(shí)施例1到6中，說明了 MOS型的晶體管，本發(fā)明的MOS型晶體管沒有限定，
例如即使MIS型的晶體管，可以得到與使用MOS型的晶體管同樣的效果。 這里MIS型的晶體管是指具有，使用作為柵極絕緣膜的氮化硅膜，所以通過介電
常數(shù)較高的柵極絕緣膜，即使相同的膜厚電場(chǎng)效果也可以增強(qiáng)，雖然柵極的漏電增加但可
以在低電壓下動(dòng)作等的特性晶體管。 實(shí)施例7 以下說明本發(fā)明其他的實(shí)施例。 上述實(shí)施例中說明了單晶硅基板上形成半導(dǎo)體元件構(gòu)造之后，單晶硅基板分?jǐn)?(s印aration)成為絕緣基板上的單晶硅薄膜的情況。本發(fā)明不限于此，將沒有形成半導(dǎo)體 元件構(gòu)造的單晶硅基板分?jǐn)喑蔀榻^緣基板上的單晶硅薄膜，之后單晶硅薄膜上形成板彈體 元件構(gòu)造。 本實(shí)施例的SOI基板101如圖10所示，由將透光性基板(絕緣基板)102與單晶 硅薄膜基板105結(jié)合形成。 詳細(xì)地，透光性基板102中積層有氧化硅膜(絕緣膜)103。該透光性基板102例 如為透光性非晶硅高應(yīng)變點(diǎn)無堿玻璃基板，使用例如科寧公司的科寧(注冊(cè)商標(biāo))#1737玻 璃那樣的堿土類_鋁硼硅酸玻璃。此外單晶硅薄膜105中覆蓋有氧化硅膜(覆蓋膜)104。 形成結(jié)合氧化硅膜103和氧化硅膜104的結(jié)合部，這樣根據(jù)圖11(a)到圖11(g)說明形成 該SOI基板101的順序。 對(duì)于圖11 (a)中所示的透光性基板102，氧化硅膜103成膜。由此，如圖11 (b)所 示，透光性基板102上氧化硅膜103成為層積的狀態(tài)。設(shè)置該氧化硅膜103是因?yàn)橥腹庑?基板102單獨(dú)的潤(rùn)濕性(親水性)不充分。 此外氧化硅膜103形成為約lOOnm的膜厚，該氧化硅103優(yōu)選形成為例如40 到300nm的厚度。成膜方法沒有特別的限制，通過例如等離子化學(xué)氣相成長(zhǎng)法(等離子 CVD (Chemical V即or D印osition)法)，在真空室中，將TEOS (Tetra Ortho Silicate)氣 體和氧氣混合，在32(TC下通過等離子放電，形成約lOOnm左右(TEOS_02等離子法)。
此外氧化硅膜103在較低的溫度(300到400°C )的非熱平衡下成膜，硅和氧的組 成比不為正確的l : 2，例如為1 : 1.9的情況，即本實(shí)施例的氧化硅膜103為所謂的氧化硅 膜，Si02類絕緣膜，再例如90(TC左右氧化時(shí)，在熱平衡下進(jìn)行反應(yīng)，硅和氧的比例為1 : 2。
此時(shí)氧化硅103的表面凹凸中的凹凸的最大傾斜面與基板平面所成的角度的正 切(tangent)為0. 06以下。詳細(xì)地，例如氧化硅膜103的表面的1至lj 5 y m見方的范圍測(cè) 定的高度為5nm以下的凹凸的最大傾斜面，與透光性基板102表面所成的角度的正切最大 為0. 06以下，對(duì)于該表面的凹凸?fàn)顟B(tài)在后面敘述。 另外，如圖IO所示單晶硅薄膜105由圖11(c)所示的單晶硅基板106做成。
單晶硅基板106表面經(jīng)過熱處理，如圖11 (d)所示被氧化膜硅104覆蓋。氧化硅 膜104的氧化膜的厚度約為100nm，該氧化硅膜104的氧化膜厚度優(yōu)選為5nm到300nm。該 氧化膜厚更加優(yōu)選40到300nm，該氧化硅膜104為Si02類絕緣膜。 下面如圖ll(e)所示，在箭頭方向?qū)潆x子注入單晶硅基板106的規(guī)定的面(氫 離子的注入面)，其中圖ll(e)所示，氫離子注入面(氫離子注入部)110設(shè)定在規(guī)定的深度。 接著如圖11(f)所示，將圖11(c)所示的透光性基板102和圖11(e)所示的單晶 硅基板106分別用SCI液洗凈，干燥后結(jié)合，下面對(duì)于洗凈干燥進(jìn)行說明。
本實(shí)施例中被作為覆蓋膜的氧化硅膜103覆蓋的透光性基板102和，表面氧化處 理并覆蓋有氧化硅膜104的單晶硅基板106，無粘合劑的結(jié)合在一起，從而各個(gè)膜的的表面 狀態(tài)，表面的清潔度，表面的活性度非常重要。 這里無粘合劑的結(jié)合是通過van der Waals力的作用，電氣雙極子的作用，氫原子 結(jié)合的作用而實(shí)現(xiàn)的。其中再結(jié)合的基板之間的上述三種作用的平衡相似的場(chǎng)合下，結(jié)合 比較容易。 首先將由氧化硅膜103覆蓋的透光性基板102和，表面氧化處理并附該氧化硅膜 104的單晶硅基板106由SC1液洗凈。 SC1液為將市場(chǎng)上的氨水(NH4OH :30%溶液)和過氧水(H202 :30%溶液)和純水
以規(guī)定的比例制成，例如將上述各溶液以5 : 12 : 60的比例混合 這樣做成的SC1液中，將透光性基板102和單晶硅基板106浸泡10分鐘。 例如"超潔凈ULSI技術(shù)"(大見忠弘著，培風(fēng)館，P. 172)中所述，氨水輕腐蝕氧化
硅表面，所以優(yōu)選長(zhǎng)時(shí)間浸泡。 之后通過使用純水的流水，洗凈10分鐘，完成洗凈。該純水的電阻系數(shù)例如為 10MQ cm以上。之后通過旋轉(zhuǎn)干燥劑迅速干燥。接著將氧化硅膜103覆蓋的透光性基板102 和，表面氧化處理并覆蓋有氧化硅膜104的單基硅基板106結(jié)合。 下面分?jǐn)鄦尉Ч杌?06，形成單晶硅薄膜105的時(shí)候，在60(TC，進(jìn)行30分鐘的 電路退火或燈退火。由此，如圖ll(g)所示，氫離子注入面110處單晶硅基板106a分離，剝 離，形成了具有單晶硅薄膜105的SOI基板101。該場(chǎng)合下結(jié)合部的結(jié)合性沒有惡化。
SOI基板101表面的單晶硅薄膜105設(shè)定為使硅膜厚為優(yōu)選的300nm。此外單晶 硅薄膜105的基板面的方位設(shè)定為(100)， (IIO)，或(111)。由此，可以得到具有鏡面的十 分平坦的面，即可以制造具有無需表面研磨的平坦的硅膜面的SOI基板。
這里根據(jù)圖12說明圖11 (b)中氧化硅膜103的表面狀態(tài)。 透光性基板102上的氧化硅膜103如圖12所示，表面上有凹凸。該表面像為從氧 化硅膜103的表面的AFM(Atomic Force Microscope)像，抽出特定的直線上的剖面上的凹 凸的數(shù)據(jù)。。 本實(shí)施例的氧化硅膜103的表面凹凸的最大傾斜角，與基板表面所成的角度的正 切(tangent)為0. 04以下。其中透光性基板102的表面與圖12中高度為0的點(diǎn)劃線平行。
將這樣形成的氧化硅膜103和氧化硅膜104覆蓋的單晶硅基板106SC1洗凈，通過 純水洗凈后干燥并結(jié)合，將氧化硅膜103和氧化硅膜104以較小的力結(jié)合，其中在結(jié)合時(shí)只 有在最初加力，之后產(chǎn)生自發(fā)的結(jié)合力。該自發(fā)的結(jié)合力以下稱為具有自我結(jié)合性。
其中，例如現(xiàn)有的構(gòu)成中，使用圖16表示基板上的氧化硅膜的剖面的一例。該場(chǎng) 合下在基板上氧化硅膜以500nm以上的膜厚形成。如圖16所示，表面凹凸的最大傾斜面與 基板表面所成的角度的正切為0.06以上。該場(chǎng)合下現(xiàn)有的氧化硅膜的表面的凹凸的絕對(duì) 值(從基板表面其垂直方向的變動(dòng))，與例如圖12所示的本實(shí)施例的氧化硅膜103的表面 凹凸的絕對(duì)值為相同程度或者要小一些。
這里圖16所示的氧化硅膜層積的基板和，單晶硅片結(jié)合的場(chǎng)合下，不能自發(fā)地結(jié) 合，即表面凹凸的最大傾斜角與基板所成的角的正切為O. 06以上時(shí)，沒有自我結(jié)合性。
單晶硅基板106上的氧化膜104是在原本平坦的單晶硅基板106上，在熱平衡下 形成的熱氧化膜。即例如市場(chǎng)上的單晶硅基板106—般具有平坦性，由此，形成規(guī)定的厚度 的覆蓋膜的場(chǎng)合下的平坦度在一定程度上可以預(yù)測(cè)，該氧化硅膜104在膜厚到500nm為止， 可以得到一定程度的平坦性。 這樣對(duì)于由微粗糙度產(chǎn)生表面凹凸，結(jié)合力下降，即使改善結(jié)合前的洗凈條件，也 不能得到充分的結(jié)合力。從而，在剝離、分離中單晶硅薄膜的膜脫落也不可避免，即存在只 靠洗凈并不能解決問題的情況。 對(duì)于表面凹凸的最大傾斜角的正切為0. 06以上的氧化硅膜層積的基板，利用化
學(xué)機(jī)械研磨法(CMP(Chemical Mechanical Polishing))等進(jìn)行表面研磨。由此，可以使覆
蓋的氧化硅膜的表面凹凸的最大傾斜角與基板表面所成的角度的正切減小為小于0. 06，優(yōu)
選小于0. 04。該場(chǎng)合下，氧化硅膜層積的基板和單晶硅片可以對(duì)接結(jié)合。 本實(shí)施例的氧化硅膜103覆蓋的透光性基板102，在由SCI洗凈液洗凈后，測(cè)量潤(rùn)
濕性，具體地如圖13所示，利用接觸角測(cè)定裝置測(cè)定對(duì)于水W的接觸角e 。 利用接觸角測(cè)定裝置，在斷面觀察方向上，拍攝水W滴在氧化硅膜103的表面上的
瞬間的圖像。其中，將水滴端部與氧化硅膜103表面接觸處的切線(點(diǎn)劃線)與透光性基
板102的表面所成的角度作為接觸角9進(jìn)行測(cè)定。 透光性基板102以及水滴W設(shè)定為25t:，從滴下后瞬時(shí)的圖像測(cè)定接觸角，滴下的
水量為l微升。作為滴下的水W采用大塚制藥株式會(huì)社的"注射用蒸餾水"。 具有如圖12所示的表面凹凸，覆蓋有本實(shí)施例的氧化硅膜103的透光性基板102，
在SC1洗凈后測(cè)定為對(duì)于水W具有10以下的接觸角。該場(chǎng)合下，如上所述氧化硅膜103與
透光性基板102的表面凹凸的最大傾斜角所成的角度的正切為0. 04以下。 此外進(jìn)行氧化處理，對(duì)于在氧化硅膜104處覆蓋的單晶硅基板106，與透光性基板
102同樣測(cè)定潤(rùn)濕性。該場(chǎng)合下，在SC1洗凈后測(cè)定為對(duì)于水W具有10以下的接觸角。 接著如上所述，將氧化硅膜103和氧化硅膜104在干燥后對(duì)接，其僅靠較小的力并
通過自我結(jié)合性結(jié)合在一起。 這里結(jié)合在一起后的結(jié)合力，可以如下地進(jìn)行估計(jì)，即結(jié)合力的評(píng)價(jià)可以通過將 結(jié)合在一起的薄膜從端部剝落的實(shí)驗(yàn)來進(jìn)行。根據(jù)E. M. Lifshitz與L. D. Landau所著的 "彈性理論"(左藤常三譯東京圖書)從物體上對(duì)于厚h的薄膜，在剝離面上克服表面牽引 力，通過其中作用的外力進(jìn)行剝離的時(shí)候，每單位長(zhǎng)度的結(jié)合力a為
a = {Eh3/24(l_o 2)} ( 9 2 4 / 9 x2)2 其中E為薄膜的楊氏系數(shù)，o是薄膜的泊松比，h是薄膜的厚度，x是薄膜結(jié)合的 平面的橫向的軸，^是薄膜的法線方向的剝離位移，圖17中概略地表示了其式樣，如圖17 所示從結(jié)合面端部(x二O)，在橫向移動(dòng)x的坐標(biāo)處的空隙厚為4， 4和x為變量。另外 圖17中帶T起賦予從物體28剝離薄層29的力的作用。即從物體28利用帶將薄層29剝 離的場(chǎng)合下，薄層29的從結(jié)合面開始的位移4的2階微分賦予結(jié)合力。這樣可以通過求 出4大小的法線方向的位移的對(duì)于x軸的2階偏微分系數(shù)得到結(jié)合力a。
這里如上述圖11(f)所示，表面凹凸的最大傾斜角與基板面所成的角度的正切(tangent)為0. 06以下的透光性基板102和單晶硅基板106對(duì)接的場(chǎng)合下，結(jié)合力由上述 方法評(píng)價(jià)，此時(shí)可以得到0. 6N/m以上大小的結(jié)合力。 此外例如表面凹凸的最大傾斜角與基板所成的角度的正切(tangent)為0. 06以 上的場(chǎng)合中，沒有自我結(jié)合性，該場(chǎng)合下的結(jié)合力僅為0. 2N/m。 這里的結(jié)合力的評(píng)價(jià)是在結(jié)合之后，通過熱處理增強(qiáng)結(jié)合力之前進(jìn)行的。即例如 之后通過進(jìn)一步進(jìn)行熱處理，可以進(jìn)一步提高結(jié)合力。這樣本實(shí)施例的SOI基板101在氧 化硅膜103和氧化硅膜104結(jié)合之后，再通過熱處理增強(qiáng)結(jié)合力之前，結(jié)合力為0. 6N/m以 上。因此，例如與結(jié)合后的結(jié)合力為0. 2N/m左右的SOI基板上進(jìn)行熱處理的場(chǎng)合相比，在 熱處理之后，可以得到更大的結(jié)合力。 此外作為透光性基板102的覆蓋膜的氧化硅膜103如上所述，通過通入TEOS氣體 與氧氣的混合氣體而成膜的等離子化學(xué)氣相成長(zhǎng)法，在32(TC左右的溫度下制作。即通過等 離子化學(xué)氣相成長(zhǎng)法成膜的氧化硅膜103是與作為覆蓋膜的氧化硅膜104容易結(jié)合的膜。
此外該覆蓋膜可以通過，向目標(biāo)氧化硅通入氬氣和氧氣，并利用RF反應(yīng)性噴涂而 制作，該場(chǎng)合下，微粗糙度導(dǎo)致的表面凹凸所成的角的正切約為0. 06以上，另外，與水W的 接觸角e為10°以上。該場(chǎng)合下即使對(duì)接層積覆蓋膜的基板和單晶硅片，也不能通過自我 結(jié)合性進(jìn)行結(jié)合。 如上所述本實(shí)施例中的SOI基板101為，將具有與透光性基板102的表面所成的 角度的正切為0. 06以下的值的表面凹凸的氧化硅膜103，與作為覆蓋膜的氧化硅膜104相 結(jié)合而形成。 SOI基板101構(gòu)成為，使氧化硅膜103的表面和氧化硅膜104的表面對(duì)于水W的接 觸角9為10°以下。 SOI基板101的氧化硅膜103通過使用TEOS氣體和氧氣的混合氣體的等離子化學(xué) 氣相成長(zhǎng)法成膜。 通過該構(gòu)成氧化硅膜103和氧化硅膜104的結(jié)合力可以為0. 06以上。SOI基板 101由于以高結(jié)合力構(gòu)成，因此不會(huì)發(fā)生剝落。此外由于不發(fā)生剝落，提高了合格率并降低 了成本。 這里為了結(jié)合氧化硅膜103和氧化硅膜104，其各自的膜的表面狀態(tài)，表面的清潔 度，表面的活性度很重要。此外該結(jié)合力通過van der Waals力作用，電氣雙極子作用，氫 原子結(jié)合作用而實(shí)現(xiàn)。當(dāng)這些作用的平衡相似時(shí)，結(jié)合變得容易。通過上述構(gòu)成，可在對(duì)接 的表面之間使這些作用的平衡相似，從而如上所述提高結(jié)合力。 下面說明絕緣基板上除了單晶硅薄膜，還具有多晶硅膜的SOI基板的一例。該場(chǎng)
合下，例如絕緣基板的一部分上形成了多晶硅膜，其后部分地形成了單晶硅薄膜。 圖14(a)到圖14(h)為表示SOI基板的制造順序的一例的剖面圖。為了制造該
SOI基板，首先如圖14(a)所示在透光性基板102上，如圖14(b)那樣層積作為絕緣膜的氧
化硅膜113。 下面如圖14(c)所示，通過等離子化學(xué)氣相成長(zhǎng)法，通入甲硅烷氣體和氫體，形成 非晶硅膜114。 接著進(jìn)行脫氫退火，之后如圖14(d)所示通過箭頭所示的受激準(zhǔn)分子激光的照射 等將制作多晶硅TFT處熔化。之后在該熔化區(qū)域進(jìn)行多晶化，如圖14(e)所示，形成多晶硅膜114a。 下面，為了通過影印形成承載單晶硅片的位置，腐蝕硅膜，除去多晶硅膜114b。使 余下的多晶硅膜114a如圖14(f)所示成為多晶硅區(qū)域112。接著，通過SCl液，純水洗凈 后，干燥。如圖14(g)所示將單晶硅基板106的氧化硅膜104對(duì)接到氧化硅膜113上。
之后與上述實(shí)施例同樣，通過電爐或燈進(jìn)行熱處理，如圖14(h)所示，從氫離子注 入面110處開始將單晶硅基板106剝離分離，得到單晶硅薄膜105。 這里單晶硅薄膜105的膜厚如果設(shè)定為與多晶硅區(qū)域112相同，則在制作使用該 多晶硅區(qū)域112和單晶硅膜5的TFT的過程中非常有用。 這里如上制作的SOI基板111為透光性基板，特別是可以容易地應(yīng)用于顯示裝置。 例如形成使用單晶硅薄膜105的薄膜晶體管。可以將該薄膜晶體管應(yīng)用于TFT液晶顯示 (LCD :Liquid Crystal Display)裝置，TFT有機(jī)電致發(fā)光(OLED :Organic Light Emitting Diode)顯示裝置等顯示裝置中。
根據(jù)圖18說明該顯示裝置的一例。 液晶顯示裝置131如圖18所示，具有控制部132，柵極驅(qū)動(dòng)器133，源極驅(qū)動(dòng)器 134，液晶顯示部135所構(gòu)成的液晶顯示面板136，其中液晶面板136為利用上述SOI基板 111制作的有源矩陣基板(半導(dǎo)體裝置)。 相應(yīng)于從液晶顯示裝置131的外部輸入的圖像輸入信號(hào)，控制部132向柵極驅(qū)動(dòng) 器133以及源極驅(qū)動(dòng)器134輸送圖像信號(hào)以及控制信號(hào)或時(shí)鐘信號(hào)。柵極驅(qū)動(dòng)器133將柵 極驅(qū)動(dòng)信號(hào)輸出到液晶顯示部135中，源極驅(qū)動(dòng)器134相應(yīng)于圖象信號(hào)將源極驅(qū)動(dòng)信號(hào)輸 出到液晶顯示部135中。 這樣使用SOI基板作為有源矩陣驅(qū)動(dòng)的顯示面板，可以使晶體管的特性均一化， 穩(wěn)定化，高性能化。此外使有源矩陣驅(qū)動(dòng)器，周邊驅(qū)動(dòng)器，定時(shí)控制器等的系統(tǒng)的集成化成 為可能。 使用S0I基板111制造薄膜晶體管(TFT)的順序與通常的TFT的過程相同。
例如制造共面型的晶體管時(shí)，在S0I基板111上將硅膜島形化，如圖15所示形成 作為Si02類的絕緣膜的柵極絕緣膜122。 接著將柵電極絕緣膜123成膜，印刷電路圖案之后，離子注入磷或硼，部分地得到 低電阻硅膜124(n+型或p+型硅膜)。通過加熱使其活性化退火之后，進(jìn)行作為Si(^類絕 緣膜的層間絕緣膜126的成膜。通過柵電極膜123遮蓋的部分成為通道區(qū)域125。
層間絕緣膜126上開接觸通孔之后，進(jìn)行源極、漏極金屬膜127的成膜，印刷電路圖案。 這樣如圖15所示可以制造作為薄膜晶體管121的單晶硅TFT，或部分單晶硅TFT。
除此之外上述的多晶硅區(qū)域112中可以設(shè)置非單晶硅設(shè)備。代替多晶硅區(qū)域112， 作為非單晶薄膜，可以設(shè)置非晶硅薄膜，或連續(xù)晶界硅薄膜。 此外多晶硅區(qū)域112中形成作為非單晶設(shè)備的半導(dǎo)體元件構(gòu)造之后，也可設(shè)置單 晶硅薄膜105，并形成單晶硅設(shè)備。此外基板102上設(shè)置單晶硅薄膜105之后，也可在基板 102上設(shè)置非單晶硅薄膜。 上述實(shí)施例1到6的構(gòu)成和本實(shí)施例的構(gòu)成可以適當(dāng)?shù)亟M合使用。即例如可以將 本實(shí)施例中說明的將絕緣基板和單晶硅薄膜間的結(jié)合力提高的構(gòu)成，與上述實(shí)施例1到6的構(gòu)成組合使用。 如上所述，本發(fā)明涉及制造集成電路或薄膜晶體管時(shí)使用的硅半導(dǎo)體，以及由硅 半導(dǎo)體制造的晶體管設(shè)備中，使用作為形成該晶體管的半導(dǎo)體材料的單晶硅薄膜或者單晶 硅膜和非單晶硅膜的晶體管元件的材料。詳細(xì)地涉及SOI基板，顯示裝置以及SOI基板的
制造方法。 這里在基板上集成形成晶體管等的元件構(gòu)造的集成電路元件技術(shù)，隨著計(jì)算機(jī)的 普及發(fā)展起來。 該集成電路元件技術(shù)例如加工單晶硅基板，在基板上形成數(shù)億個(gè)程度的晶體管。 具體地將市場(chǎng)上的厚度不足1mm直徑200mm左右的單晶硅晶片加工，在其上形成多個(gè)晶體管。 集成電路的領(lǐng)域中使用的SOI基板的目的在于，使由良好的晶體管制造的半導(dǎo)體 元件的機(jī)能大幅提高，所以基板只要為絕緣膜即可，其是否透明，是否為晶質(zhì)無關(guān)緊要。該 領(lǐng)域中通過SOI基板制造晶體管時(shí)，元件完全分離，動(dòng)作上沒有限制，晶體管表現(xiàn)出了良好 的高性能。 另一方面在本發(fā)明的顯示裝置中使用SOI基板的場(chǎng)合下，如上所述該SOI基板優(yōu) 選為透光性基板。 此外上述特開2000-30996號(hào)公報(bào)中記載的構(gòu)成中，透光性基板上通過結(jié)合，分 離、剝離形成透光性基板的場(chǎng)合下，單晶硅片的尺寸不一定與玻璃基板的尺寸一樣大，最大 直徑為12英寸(300nm)左右。由此，通過該構(gòu)成，存在基板全面上不能形成單晶硅薄膜的 問題。 另一方面本發(fā)明的SOI基板中，如上述SOI基板1那樣，可在大致基板全面上形成 單晶硅薄膜。 本發(fā)明的半導(dǎo)體裝置以及其制造方法的用途并不限于液晶顯示裝置，也可應(yīng)用于
有機(jī)EL等的其他的設(shè)備中，進(jìn)而不僅作為顯示設(shè)備，也可作為高性能集成電路而應(yīng)用。 如上所述本發(fā)明的單晶硅基板在形成表面氧化膜，柵極圖案，雜質(zhì)離子注入部之
后，進(jìn)行平坦化，具有以規(guī)定的深度注入規(guī)定濃度的氫離子的氫離子注入部。 由此，絕緣基板等上，本發(fā)明先將柵極或源極、漏極的雜質(zhì)摻雜，或者基極、基電
極、發(fā)射極等的雜質(zhì)的摻雜結(jié)束，以規(guī)定的深度注入規(guī)定濃度的氫離子，結(jié)合表面平坦化、
親水化的單晶硅基板，通過加熱到氫離子從硅脫離的溫度之上，可以增強(qiáng)對(duì)于絕緣基板的
結(jié)合強(qiáng)度，同時(shí)通過以氫離子注入部為界進(jìn)行剝離，即使不使用粘合劑也可容易地形成MOS 型的單晶硅薄膜晶體管。 從而例如在表面上形成多晶硅薄膜等的非單晶硅薄膜晶體管的絕緣基板上，結(jié)合
本發(fā)明的單晶硅基板，由于形成MOS型的單晶硅薄膜晶體管，可以容易地得到非單晶硅構(gòu)
成的晶體管和單晶硅構(gòu)成的晶體管在一個(gè)基板上的不同區(qū)域上形成的半導(dǎo)體裝置。 此外本發(fā)明的單晶硅基板具有，在表面附近注入雜質(zhì)離子的具有PNP結(jié)構(gòu)造或
NPN結(jié)構(gòu)造的雜質(zhì)離子注入部或擴(kuò)散區(qū)域，以及在該雜質(zhì)離子注入部或者該擴(kuò)散區(qū)域上堆
積的氧化膜。 通過上述構(gòu)成，可以得到易于在其他的絕緣膜上形成的單晶硅膜構(gòu)成的雙極型薄 膜晶體管。
由此，例如表面上形成多晶硅薄膜等的非單晶硅薄膜晶體管的絕緣基板上，結(jié)合
本發(fā)明的單晶硅基板，形成雙極型的單晶硅薄膜晶體管，從而可以容易地得到非單晶硅構(gòu)
成晶體管和單晶硅構(gòu)成的晶體管在一枚基板上的不同區(qū)域上形成的半導(dǎo)體裝置。 此外本發(fā)明的單晶硅基板在上述構(gòu)成中，優(yōu)選具有以上述規(guī)定的深度注入規(guī)定濃
度的氫離子的氫離子注入部。 由此，對(duì)于絕緣基板等，將單晶硅基板結(jié)合在氧化膜堆積側(cè)，通過在氫離子注入部 中的劈開剝離，可以容易地得到雙極型的單晶硅薄膜晶體管。 即本發(fā)明的單晶硅基板上，形成有表面上形成了雙極型單晶硅薄膜晶體管的氧化
膜，雜質(zhì)離子注入部。并且在結(jié)合形成側(cè)的規(guī)定深度具有氫離子注入部。 由此，在絕緣基板等上，結(jié)合本發(fā)明的單晶硅薄膜晶體管，通過加熱至氫原子從硅
脫離的溫度以上，提高了對(duì)于絕緣基板的結(jié)合強(qiáng)度的同時(shí)，通過以雜質(zhì)離子注入部附近形
成的氫離子注入部為界進(jìn)行劈開剝離，即使不使用粘合劑，也可以容易地形成S0I構(gòu)造的
雙極型單晶硅薄膜晶體管。 將本發(fā)明的單晶硅基板結(jié)合在，表面上形成多晶硅薄膜等的非單晶硅薄膜晶體管
的絕緣基板上，形成單晶硅薄膜晶體管，從而可以容易地得到將非單晶硅構(gòu)成的薄膜晶體 管和單晶硅構(gòu)成的薄膜晶體管，在一枚基板的不同區(qū)域上形成的半導(dǎo)體裝置。 本發(fā)明的單晶硅基板在上述構(gòu)成中，上述氧化膜優(yōu)選膜厚形成為200nm以上。
通常Si02膜等的氧化膜的膜厚越厚，由表面電荷等的影響導(dǎo)致的性質(zhì)和變動(dòng)就減 小。考慮到SiOj莫形成工序的效率(氧化所需的時(shí)間)或不均勻，適當(dāng)?shù)闹荡笾聻?00nm 到400nm。在重視變動(dòng)的場(chǎng)合下，適當(dāng)?shù)闹禐?00nm以上，在重視不均勻或效率的場(chǎng)合下，適 當(dāng)?shù)闹荡笾略?00nm到400nm，優(yōu)選250nm到350nm。這是由于結(jié)合的單晶硅基板和玻璃基 板等的絕緣基板界面的污染或晶格的歪斜或不完整性導(dǎo)致的固定電荷的影響被減輕。
通過本發(fā)明，單晶硅構(gòu)成的MOS晶體管中閾值的變動(dòng)，和單晶硅構(gòu)成的雙極型TFT 中的特性變動(dòng)與接通電壓都分別被抑制的較小較低?？梢缘玫脚cSiOj莫形成工序的效率 和不均勻的平衡相適應(yīng)的單晶硅基板。 此外本發(fā)明的SOI基板為絕緣基板上具有單晶硅薄膜的SOI基板，包含結(jié)合上述
絕緣基板上形成上的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅基板在氫離
子注入部處分?jǐn)喑蔀閱尉Ч璞∧ぃ鲜鼋^緣基板為透光性基板，上述分?jǐn)嗤ㄟ^熱處理進(jìn)行。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，將該單晶硅基板在注入部分?jǐn)?、?br> 離成為單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到不
存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng)性
并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。 此外上述絕緣基板為光透性基板，可以用于顯示裝置的有源矩陣基板。 此外由于注入了質(zhì)量比氧粒子輕很多的氫離子，單晶硅基板的全面的結(jié)晶質(zhì)量可
以保持為和注入前幾乎不變，可以解決由于氧離子注入導(dǎo)致的硅的結(jié)晶質(zhì)量低下的問題。 此外通過熱處理，單晶硅薄膜的結(jié)晶質(zhì)量可以返回到注入氫離子前的同等水準(zhǔn)。
該熱處理在例如60(TC下進(jìn)行。該場(chǎng)合下不會(huì)發(fā)生結(jié)合部的結(jié)合性的惡化。 本發(fā)明的SOI基板是絕緣基板上具有單基硅薄膜的SOI基板，包含結(jié)合上述絕緣
基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅基板分?jǐn)?，成為上述單晶硅薄膜，上述結(jié)合部結(jié)合有，具有對(duì)于在上述絕緣膜表面的1到5ym見方的范圍測(cè) 定的高度為5nm以下的凹凸，與上述絕緣基板表面所成的角度的正切最大為0. 06以下的表 面的上述絕緣膜。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)唷?離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到 不存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng) 性并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。
其中正切即Tangent,特別是表示Tangent的絕對(duì)值。由此，上述構(gòu)成相當(dāng)于 Tangent的絕對(duì)值為0以上0. 06以下的值。上述絕緣膜表面上具有凹凸，該凹凸中傾斜最 大的面和絕緣基板表面所成的角度的正切為0. 06以下。詳細(xì)地，例如絕緣膜表面的1到 5y m見方的范圍測(cè)定的高度為5nm以下的凹凸，最大傾斜面與絕緣基板表面所成的角度的 正切約為O. 06以下。 這樣在凹凸較小的場(chǎng)合，可以增強(qiáng)絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合力。
此外該正切更優(yōu)選為0. 04以下。該場(chǎng)合下可以進(jìn)一步增強(qiáng)絕緣膜和覆蓋單晶硅 基板的覆蓋膜的結(jié)合力。 由此，解決了由于透光性基板表面的微粗糙度導(dǎo)致的透光性基板和單晶硅基板的 結(jié)合性的問題。 SOI基板中結(jié)合絕緣基板和單晶硅基板的絕緣膜的表面狀態(tài)，例如對(duì)于絕緣基板 和單晶硅基板分離得到的表面凹凸，采用AFM方法進(jìn)行評(píng)價(jià)。 本發(fā)明的SOI基板為絕緣基板上具有單晶硅薄膜的SOI基板，其包括結(jié)合上述絕 緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅基板分?jǐn)喽纬?上述單晶硅薄膜，上述絕緣膜的表面和上述覆蓋膜的表面與水的接觸角分別為l(TC以下。
上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)?、?離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到 不存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng) 性并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。
其中上述絕緣膜為例如覆蓋上述絕緣基板的氧化硅膜。此外上述覆蓋膜為例如將 上述單晶硅基板氧化而形成的氧化硅膜。此外該水可以為純水也可以為蒸餾水。接觸角原 本就為0° (完全潤(rùn)濕的場(chǎng)合)以上的值，上述構(gòu)成相當(dāng)于接觸角為O。以上10°以下。
絕緣膜和覆蓋膜與水的接觸角為10°以下，對(duì)于水的潤(rùn)濕性良好。這樣對(duì)于水的 潤(rùn)濕性良好的表面具有互相良好的結(jié)合性。由此，例如絕緣膜和覆蓋膜結(jié)合之后，即使通過 熱處理將單晶硅基板剝離分離，也不會(huì)發(fā)生結(jié)合在絕緣基板上的單晶硅薄膜的剝落。從而 可以提供具有優(yōu)良品質(zhì)的SOI基板。 詳細(xì)地，絕緣膜和覆蓋膜結(jié)合時(shí)例如在無粘合劑下進(jìn)行結(jié)合，該場(chǎng)合下各個(gè)膜的
的表面狀態(tài)，表面的清潔度，表面的活性度非常重要。這里無粘合劑的結(jié)合是通過van der
Waals力的作用，電氣雙極子的作用，氫原子結(jié)合的作用而實(shí)現(xiàn)的。其中再結(jié)合的基板之間
的上述三種作用的平衡相似的場(chǎng)合下，結(jié)合比較容易。由上述的構(gòu)成，由于將對(duì)于水的潤(rùn)濕
性良好的表面之間進(jìn)行結(jié)合，上述作用的平衡相似，從而可以提高結(jié)合性。 如上所述絕緣膜和覆蓋例如通過以氨水和過氧水和純水稀釋的洗凈液進(jìn)行洗凈，通過這樣的洗凈，除去了絕緣膜和覆蓋膜的結(jié)合前的表面離子，可以得到可靠的清潔表面。 由此，可以將表面上與水的接觸角可靠地抑制為10°以下。 本發(fā)明的SOI基板為絕緣基板上具有單晶硅薄膜的SOI基板，其包括結(jié)合上述絕 緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅基板在氫離子注 入部處通過熱處理分?jǐn)喽纬缮鲜鰡尉Ч璞∧?，上述絕緣膜為通過使用TEOS氣體和氧氣 的混合氣體的等離子化學(xué)氣相成長(zhǎng)法而成膜的氧化硅膜。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)?、?離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到 不存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng) 性并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。
這里TEOS氣體指的是Tetra Ethyl Ortho Silicate氣體。 這樣通過使用TEOS氣體和氧氣的等離子化學(xué)氣相成長(zhǎng)法成膜，得到的絕緣膜易 于與覆蓋膜結(jié)合，另一方面例如通過噴涂法使絕緣膜成膜的場(chǎng)合下，得到難以與覆蓋膜結(jié) 合的絕緣膜。 本發(fā)明的SOI基板，其為絕緣基板上具有單晶硅薄膜的SOI基板，其包括結(jié)合上述 絕緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜(104)的結(jié)合部，上述單晶硅基板在 氫離子注入部處通過熱處理分?jǐn)喽纬缮鲜鰡尉Ч璞∧?，上述結(jié)合部結(jié)合由氧化硅構(gòu)成的 5nm 300nm厚的上述絕緣膜。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)?、?離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到 不存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng) 性并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。
上述絕緣膜為5nm 300nm厚的氧化硅膜。形成結(jié)合該絕緣膜的結(jié)合部。通過該 構(gòu)成，由于氧化硅膜的膜厚較厚，不易受透光性基板表面的固定電荷的影響，提高了 S0I基 板的單晶硅薄膜中形成的晶體管的特性。詳細(xì)地，硅-柵極絕緣膜界面上即使形成固定電 荷，單晶硅薄膜中也不會(huì)產(chǎn)生固定電荷的影B向，因此可以進(jìn)行適當(dāng)?shù)谋∧ぞw管的閾值電
壓控制，并且可以得到規(guī)定的值的閾值電壓。 此外上述絕緣膜的厚度更加優(yōu)選為40nm到300nm。如果為該厚度，就可以可靠地 抑制透光性基板表面的固定電荷的影響，確實(shí)地提高晶體管的特性。 本發(fā)明的SOI基板，其為絕緣基板上具有單晶硅薄膜的SOI基板，其包括結(jié)合上述
絕緣基板上形成的絕緣膜和覆蓋單晶硅基板的覆蓋膜的結(jié)合部，上述單晶硅基板在氫離子
注入部處通過熱處理分?jǐn)喽纬缮鲜鰡尉Ч璞∧?，上述結(jié)合部的結(jié)合力為0. 6N/m以上。 上述SOI基板在絕緣基板上結(jié)合單晶硅基板，該單晶硅基板在注入部處分?jǐn)?、?br> 離并得到單晶硅薄膜。由此，可以形成硅膜的結(jié)晶方位一定的單晶硅薄膜。此外可以得到
不存在變動(dòng)的均一的高性能的晶體管。即抑制了晶體管特性(閾值電壓、遷移率)的變動(dòng)
性并達(dá)成了高遷移率的高性能，可以制造對(duì)于變動(dòng)或性能要求較高的晶體管。 這里的結(jié)合力指的是從物體上抵抗表面牽引力將薄層剝離時(shí)每單位長(zhǎng)度必要的力。 這樣如果提高結(jié)合力，就可以防止結(jié)合剝落。其中例如通過現(xiàn)有的構(gòu)成，上述結(jié)合部的結(jié)合力為0. 2N/m左右的值，但是通過本發(fā)明的構(gòu)成結(jié)合力為0. 6N/m，從而防止了結(jié)合 剝落。 這里結(jié)合力的評(píng)價(jià)，在結(jié)合之后由熱處理等強(qiáng)化結(jié)合力之前進(jìn)行。即例如在這之 后通過進(jìn)一步進(jìn)行熱處理，可以提高結(jié)合力。 本發(fā)明的SOI基板在上述構(gòu)成中也可，在上述單晶硅基板中形成單晶薄膜設(shè)備，
將上述單晶硅基板分?jǐn)?，而形成設(shè)置上述單晶薄膜設(shè)備的上述單晶硅薄膜。 即使通過該構(gòu)成，也可以實(shí)現(xiàn)單晶硅薄膜上設(shè)置單晶薄膜設(shè)備的SOI基板。 本發(fā)明的SOI基板也可以具有，上述單晶硅薄膜構(gòu)成的單晶硅薄膜設(shè)備，與上述
絕緣基板上的與上述單晶硅薄膜不同的區(qū)域上設(shè)置的非單晶硅薄膜構(gòu)成的非單晶硅薄膜設(shè)備。 即使通過該構(gòu)成，也可以實(shí)現(xiàn)單晶硅薄膜上設(shè)置單晶硅薄膜設(shè)備，非單晶硅薄膜 上設(shè)置非單晶硅薄膜的SOI基板。 此外本發(fā)明的半導(dǎo)體裝置在絕緣基板的不同的區(qū)域上，分別形成非單晶硅薄膜設(shè) 備，與單晶硅薄膜設(shè)備。 通過上述構(gòu)成，對(duì)于例如定時(shí)控制器等要求較高性能的設(shè)備，使用單晶硅薄膜晶 體管等單晶硅薄膜設(shè)備，對(duì)于其它設(shè)備，使用非單晶硅薄膜晶體管等非單晶硅薄膜設(shè)備，可 以得到將高性能，高機(jī)能的電路系統(tǒng)一體地集成化的半導(dǎo)體裝置。 即通過單晶硅薄膜設(shè)備，利用單晶硅的特性可以形成高速且低耗電的高速邏輯電 路、定時(shí)產(chǎn)生器、或消除了分布變動(dòng)的DAC(電流緩沖器)。另一方面，多晶硅等的非單晶硅 薄膜設(shè)備相比于單晶硅設(shè)備，性能、機(jī)能都要遜色，可以用來大面積地形成便宜的半導(dǎo)體裝置。 由本發(fā)明的構(gòu)成，可以在一枚基板上形成兼?zhèn)渖鲜鰞煞N硅薄膜設(shè)備的長(zhǎng)處的半導(dǎo) 體裝置。 由此，可在基板上一體地集成化僅通過單晶硅就可實(shí)現(xiàn)的高性能、高機(jī)能的電路
系統(tǒng)。從而例如與以單晶硅形成全部的設(shè)備的場(chǎng)合相比，可以以非常低的成本制造集成有
高性能的系統(tǒng)的液晶面板或有機(jī)EL面板等的顯示裝置用的半導(dǎo)體裝置。 此外形成具有本發(fā)明的半導(dǎo)體裝置的單晶硅薄膜的單晶硅基板的形狀限定為L(zhǎng)SI
制造裝置的一般的晶片大小的6、8、12英寸的圓板。但是本發(fā)明的半導(dǎo)體裝置的絕緣基板
上共存有非單晶硅薄膜設(shè)備以及單晶硅薄膜設(shè)備，因此可以制造例如可以應(yīng)用于大型的液
晶顯示面板或有機(jī)EL面板的大型半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述的構(gòu)成中，上述單晶硅薄膜設(shè)備對(duì)于上述絕緣基板， 優(yōu)選通過無機(jī)類的絕緣膜進(jìn)行結(jié)合。 由于不使用粘合劑就可將單晶硅薄膜晶體管等設(shè)備形成在絕緣基板上，從而防止 了單晶硅被污染。此外結(jié)合后金屬配線，無機(jī)絕緣膜的形成，或者腐蝕等易于進(jìn)行。進(jìn)而金 屬配線等在大型基板中的TFT過程的同時(shí)進(jìn)行，可以形成低成本的設(shè)備。
本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非單晶硅薄膜設(shè)備以及上述單晶硅薄膜 設(shè)備，優(yōu)選都為M0S型或MIS型的單晶硅薄膜晶體管。 由此，例如為CMOS的構(gòu)造時(shí)，可以降低耗電量以及根據(jù)電源電壓進(jìn)行全幅輸出， 從而可以得到適用于低耗電量的邏輯電路的半導(dǎo)體裝置。
本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述MOS型的單晶硅薄膜晶體管優(yōu)選從上述 絕緣板側(cè)開始，按照柵極，柵極絕緣膜，硅的順序而形成。 由此，單晶硅的MOS型薄膜晶體管中，柵極形成為配置在絕緣基板的一側(cè)，可以得 到所謂絕緣基板上形成有上下顛倒的MOS型的單晶硅薄膜晶體管的半導(dǎo)體裝置，由此，可 以采用單晶硅基板的源極漏極的形成中遮蓋柵極的自我整合工序，此外可以減輕玻璃基板 表面的固定電荷的影響。進(jìn)而單晶硅和玻璃基板的結(jié)合界面上易于產(chǎn)生的固定電荷的影響 通過柵極的遮蔽效果被減輕，單晶硅中由于可以應(yīng)用在遮蓋柵極時(shí)進(jìn)行源極漏極的雜質(zhì)離 子注入的工序，因此具有生產(chǎn)率高的優(yōu)點(diǎn)。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述MOS型的薄膜晶體管的單晶硅薄膜的膜 厚優(yōu)選大致為600nm以下。 由此，上述的半導(dǎo)體裝置的單晶硅薄膜的膜厚d對(duì)于由雜質(zhì)濃度Ni決定的最大損 耗長(zhǎng)Wn，為含有變動(dòng)區(qū)域的較小值，S卩，即使雜質(zhì)密度的實(shí)用下限為1015cm—3， d的上限約為 600nm以下。 這里Wm = [4 e skTln (Ni/ni) q2Ni]1/2 ni為固有載流子密度，k為玻爾茨曼常數(shù)，T為絕對(duì)溫度，e s為硅的介電常數(shù)，q 為電子電荷，Ni為雜質(zhì)密度。 通過上述構(gòu)成，單晶硅薄膜的膜厚大致在600nm以下，可以使半導(dǎo)體裝置的S值 (亞閾值系數(shù))減少，并使閉合電流降低。 上述MOS型的薄膜晶體管的單晶硅薄膜的膜厚優(yōu)選為大致100nm以下。 由此，可進(jìn)一步使半導(dǎo)體裝置的S值(亞閾值系數(shù))減少，并使閉合電流降低。從
而可以最大限度地發(fā)揮MOS型的單晶硅薄膜晶體管的特性。 特別地為了抑制柵極長(zhǎng)0. 1至lj 0. 2 ii m以下的短通道的TFT上產(chǎn)生的量子效果導(dǎo) 致的TFT特性的低下，進(jìn)而優(yōu)選厚度約為20nm以下。柵極長(zhǎng)約200nm的短通道側(cè)，單晶硅 的膜厚約為20nm左右，由此，閾值的變動(dòng)變大，遷移率也增加，因此在設(shè)備中如果閾值較為 重要時(shí)，就適用上述厚度。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述MOS型的單晶硅薄膜晶體管的金屬配線 圖案優(yōu)選包括，相比于MOS型的單晶硅薄膜晶體管的柵極圖案，根據(jù)較松緩的配線形成規(guī) 則而形成的部分，此外優(yōu)選根據(jù)大型基板上的金屬配線的設(shè)計(jì)規(guī)則同程度，或者較松緩的 配線形成規(guī)則而形成，進(jìn)而優(yōu)選根據(jù)與TFT的柵極同等的金屬配線的配線形成規(guī)則同程 度，或者較松緩的配線形成規(guī)則而形成。 由此，形成MOS型的單晶硅薄膜晶體管的半導(dǎo)體裝置的金屬配線或金屬配線的一 部分可以對(duì)應(yīng)于與柵極同等的精細(xì)加工，并且可以與大型基板上的金屬配線同時(shí)進(jìn)行處 理，降低了成本提高了處理能力，對(duì)于其它的電路模塊或TFT陣列的接續(xù)變得容易，降低了 由接續(xù)不良導(dǎo)致的不合格率。 配線形成規(guī)則松緩的意義為，形成配線時(shí)的設(shè)計(jì)規(guī)則不嚴(yán)，進(jìn)行配線時(shí)容許的范
圍較廣。 本發(fā)明的半導(dǎo)體裝置在上述的構(gòu)成中，上述非單晶硅薄膜設(shè)備優(yōu)選為MOS型或
MIS型的非單晶硅薄膜晶體管，上述單晶硅薄膜設(shè)備為雙極型單晶硅薄膜晶體管。 由此，除MOS型或MIS型的非單晶硅薄膜晶體管之外，通過形成單晶硅薄膜構(gòu)成的雙極型薄膜晶體管，作為雙極型薄膜晶體管的特性的線性信號(hào)的處理成為可能，由于沒有 柵極，構(gòu)造簡(jiǎn)單生產(chǎn)率高，飽和區(qū)域中的線性性優(yōu)良，因此可以得到具有進(jìn)一步適用于用于 模擬放大器，電流緩沖器，電源IC等優(yōu)點(diǎn)的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非單晶硅薄膜設(shè)備為M0S型或MIS型的 非單晶硅薄膜晶體管，上述單晶硅薄膜設(shè)備優(yōu)選包括，M0S型以及雙極性中任一方，或者雙 方的單晶硅薄膜晶體管。 由此，可以在一枚基板上形成具有，MOS型或者M(jìn)IS型的非單晶硅薄膜晶體管以及
單晶硅薄膜晶體管，雙極型的單晶硅薄膜晶體管這三種特性的半導(dǎo)體裝置。 由此，可以得到更高性能，高機(jī)能的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非晶硅薄膜設(shè)備為M0S型或MIS型的非 單晶硅薄膜晶體管，上述單晶硅薄膜設(shè)備優(yōu)選具有，包括M0S型單晶硅薄膜晶體管和肖特 基型或者PN結(jié)型二極管的圖像傳感器或者CCD型圖像傳感器。 由此，可以單獨(dú)地在不同區(qū)域中集成化不同設(shè)計(jì)或構(gòu)造的的薄膜設(shè)備，可以容易 地集成現(xiàn)有的方法中極難共存的圖像傳感器等的CMOS設(shè)備與構(gòu)造不同的設(shè)備，從而發(fā)明 了現(xiàn)有技術(shù)中不可能的高機(jī)能設(shè)備。 本發(fā)明的半導(dǎo)體裝置在上述的構(gòu)成中，上述單晶硅構(gòu)成的MOS型薄膜晶體管的單 晶硅薄膜的膜厚，優(yōu)選相比于雙極型薄膜晶體管的單晶硅薄膜較小。 通常MOS型薄膜晶體管的膜厚越薄越容易得到良好的特性，雙極性薄膜晶體管 中，膜厚較厚的可以得到良好的特性(變動(dòng)小，接通電阻低的特性)。 通過本發(fā)明，通過相互比較并確定MOS型和雙極型的硅的薄膜的厚度，可以得到 有效地利用M0S型以及雙極性雙方特性的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述雙極型的單晶硅薄膜晶體管的基極，集 電極，以及發(fā)射極區(qū)域優(yōu)選在同一平面上形成，配置。 這樣，沒有M0S型薄膜晶體管那樣的柵極，并且為平面構(gòu)造的所謂水平型晶體管， 因此僅僅在硅表面形成氧化膜，以規(guī)定的圖案(區(qū)域)注入P和N的雜質(zhì)，進(jìn)行活性化退火， 就可以形成表面完全平坦的硅基板，所以即使不通過CMP進(jìn)行平坦化處理也可以在絕緣基 板上容易地結(jié)合單晶硅基板。 由此，與MOS型或在與面的垂直方向進(jìn)行結(jié)合的通常的雙極型晶體管相比，可以 簡(jiǎn)化制造工序。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述雙極型的單晶硅薄膜晶體管的金屬配 線，接線圖案優(yōu)選包括，相比于雙極型的單晶硅薄膜晶體管的基極圖案，通過較松緩的配線 規(guī)則而形成的部分。進(jìn)而優(yōu)選根據(jù)與大型基板上的金屬配線的設(shè)計(jì)規(guī)則相同或者較松緩的 規(guī)則而形成。 由此，金屬配線或者金屬配線的一部分可以與大型基板上的金屬配線同時(shí)進(jìn)行處 理，降低了成本提高了處理能力，此外形成雙極型單晶硅薄膜晶體管的半導(dǎo)體裝置可以容 易地接續(xù)到其它電路模塊或者TFT陣列中，防止了由接續(xù)不良導(dǎo)致的制品的生產(chǎn)率低下。
本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述雙極型單晶硅薄膜晶體管的單晶硅薄膜 的膜厚優(yōu)選為大致800nm以下。 由此，可以得到特性變動(dòng)較小且接通電阻較低的雙極型單晶硅薄膜晶體管。
本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非單晶硅薄膜為多晶硅薄膜或連續(xù)晶界 硅薄膜，上述非單晶硅薄膜構(gòu)成的M0S型薄膜晶體管優(yōu)選從基板側(cè)開始，按照非單晶硅，柵 極絕緣膜，柵極的順序而形成。 由此，從絕緣基板觀察，通過構(gòu)成MOS型薄膜晶體管使柵極形成在上面，可以應(yīng)用 將柵極遮蔽的自我整合工序，可以容易地制造多晶硅薄膜以及連續(xù)晶界硅薄膜晶體管，提 高生產(chǎn)率。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非單晶硅薄膜為多晶硅薄膜或連續(xù)晶界 硅薄膜，上述非單晶硅薄膜構(gòu)成的MOS型薄膜晶體管優(yōu)選從基板側(cè)開始，按照柵極，柵極絕 緣膜，非單晶硅的順序而形成。 由此，MOS型的非單晶硅薄膜晶體管從基板觀察為相反的構(gòu)成，因此可以避免玻璃 基板表面附近的固定電荷的影響，使特性穩(wěn)定化。進(jìn)而，VLSI的制造工序中可以進(jìn)行精細(xì) 加工或摻雜，所以通道部的摻雜分布的設(shè)定自由度變高，熱電子劣化的對(duì)策變得容易，可以 使用薄的更高品質(zhì)的熱氧化Si(^，具有可以得到相比于由CVD等在低溫形成的氧化膜具有 更高品質(zhì)的柵極氧化膜，短通道特性優(yōu)良的TFT的優(yōu)點(diǎn)。可以變化不同的構(gòu)成以得到上述 同樣的效果。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述非單晶硅薄膜為非晶硅薄膜，上述非晶 硅薄膜構(gòu)成的MOS型或MIS型的薄膜晶體管優(yōu)選從基板側(cè)開始，按照柵極，柵極絕緣膜，非 單晶硅的順序而形成。 由此，從絕緣基板觀察柵極形成在下方，構(gòu)成為所謂的底柵極構(gòu)造的MOS型或者 MIS型薄膜晶體管，其中可以應(yīng)用現(xiàn)有技術(shù)中廣泛使用的工序，在高效率的同時(shí)實(shí)現(xiàn)了非晶 硅薄膜的形成工序的簡(jiǎn)略化，低成本化，高生產(chǎn)率。此外在有源矩陣LCD中，提高了背光的 遮光性，形成了可以進(jìn)行高亮度顯示的液晶顯示設(shè)備。 此外由于非晶硅具有低斷開電流特性，可以得到適用于低耗電型的LCD等的半導(dǎo) 體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，構(gòu)成上述單晶硅薄膜設(shè)備的單晶硅與上述絕
緣基板的線膨脹的差優(yōu)選，在大致室溫到60(TC的溫度范圍內(nèi)約為250ppm以下。 由此，對(duì)于較大的溫度上升，絕緣基板和單晶硅薄膜的線膨脹的差變小。因此，絕
緣基板上形成單晶硅薄膜的工序中可以可靠地防止由熱膨脹系數(shù)的差導(dǎo)致的從氫離子注
入位置的劈開剝離工序中的絕緣基板的破損或結(jié)合界面剝離，或者結(jié)晶中的缺陷的發(fā)生。
此外也可提高加熱結(jié)合強(qiáng)度。 其中線膨脹指的是由溫度變化引起的作為長(zhǎng)度的變化的標(biāo)準(zhǔn)。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述絕緣基板優(yōu)選至少在形成上述單晶硅薄
膜設(shè)備的區(qū)域的表面上，為形成有Si02膜的堿土類_鋁硼硅酸玻璃構(gòu)成的高應(yīng)變點(diǎn)玻璃。 由此，沒有必要使用為了用于與單晶硅基板結(jié)合而將使用的組合調(diào)整的結(jié)晶化玻
璃，絕緣基板由有源矩陣驅(qū)動(dòng)的液晶顯示面板等中一般使用的高應(yīng)變點(diǎn)玻璃構(gòu)成，可以制
造低成本的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述絕緣基板優(yōu)選由鋇硼硅酸玻璃、鋇鋁硼 硅酸玻璃、堿土類_鋁硼硅酸玻璃、硼硅酸玻璃、堿土類_鋅_鉛_鋁硼硅酸玻璃以及堿土 類-鋅-鋁硼硅酸玻璃中任何一種的玻璃而形成。
由此，絕緣基板由有源矩陣驅(qū)動(dòng)的液晶顯示面板等中一般使用的高應(yīng)變點(diǎn)玻璃構(gòu) 成，可以以低成本制造適用于有源矩陣基板的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述單晶硅的區(qū)域中至少一部分的圖案的對(duì) 準(zhǔn)邊界優(yōu)選比母基板整體，或者顯示區(qū)域，或者設(shè)備整體的圖案的對(duì)準(zhǔn)邊界要小，從而具有 高精度。 由此，形成與非單晶硅區(qū)域相同的金屬配線圖案等時(shí)，通過高精度的曝光系統(tǒng)，可 以將圖案的一部分排列在單晶硅的區(qū)域內(nèi)的高精度的圖案中 從而，可以將具有高精度圖案的單晶硅區(qū)域和具有精度較低的圖案的非單晶區(qū) 域，通過金屬配線圖案等高效容易地接續(xù)。 本發(fā)明的半導(dǎo)體裝置在上述構(gòu)成中，上述單晶硅的區(qū)域中的對(duì)準(zhǔn)標(biāo)記以及透明基 板上的對(duì)準(zhǔn)標(biāo)記優(yōu)選構(gòu)成為，從透明基板側(cè)通過可見光或者比可見光波長(zhǎng)短的光檢測(cè)出上 述單晶硅上形成的對(duì)準(zhǔn)標(biāo)記，并可與透明基板上形成的對(duì)準(zhǔn)標(biāo)記對(duì)準(zhǔn)的形狀。 由此，由于可以穿過玻璃基板檢測(cè)出對(duì)準(zhǔn)標(biāo)記，提高了光學(xué)的分辨率，可以進(jìn)行比 現(xiàn)有技術(shù)更高精度的排列。 本發(fā)明的顯示裝置為了達(dá)成上述目的，具有形成半導(dǎo)體元件構(gòu)造的上述任意的 SOI基板。其中上述的SOI基板為形成半導(dǎo)體元件構(gòu)造的半導(dǎo)體裝置。 此外本發(fā)明的顯示裝置為了達(dá)成上述目的，包括上述任意的半導(dǎo)體裝置，將該半 導(dǎo)體裝置作為顯示面板的有源矩陣基板而使用。 上述SOI基板的絕緣基板為透光性基板，在該絕緣基板上形成半導(dǎo)體元件構(gòu)造， 就可以適用于例如顯示面板中使用的有源矩陣基板。 此外使用上述SOI基板，可以得到?jīng)]有變動(dòng)，均一并高性能的晶體管，使用其可以 提供高性能的顯示裝置。 這樣使用單晶硅，可以使晶體管的特性均一化，穩(wěn)定化，高性能化，可以制造例如 高性能的M0S型電場(chǎng)效果晶體管。因此可以制造高性能的TFT-LCD顯示裝置，TFT-0LEDL顯 示裝置或集成電路。 上述半導(dǎo)體元件構(gòu)造表示作為例如顯示器用開關(guān)元件的構(gòu)造，或者例如SOI基板 上形成半導(dǎo)體元件構(gòu)造，制作數(shù)據(jù)處理驅(qū)動(dòng)器。 上述顯示裝置為具有，采用將表面上覆蓋氧化硅膜的透光性基板和表面氧化處理
的單晶硅基板結(jié)合，并通過熱處理將單晶硅基板在規(guī)定的面分離而制作的部分地形成SOI
構(gòu)造的絕緣基板，而制造的顯示器用開關(guān)元件，數(shù)據(jù)處理驅(qū)動(dòng)器等的顯示裝置。 此外本發(fā)明的半導(dǎo)體制造方法，在絕緣基板上，形成單晶硅薄膜構(gòu)成的單晶硅薄
膜設(shè)備與非單晶硅薄膜的半導(dǎo)體裝置的制造方法中，優(yōu)選在絕緣基板上形成包含上述單晶
硅薄膜設(shè)備的電路之后，形成上述非單晶硅薄膜。 通過上述的制造方法，在平坦性最好的絕緣基板上形成單晶硅薄膜設(shè)備，之后形 成非單晶硅薄膜。由此，可以制造由結(jié)合不良導(dǎo)致的缺陷較少，生產(chǎn)率高的半導(dǎo)體裝置。
此外本發(fā)明的半導(dǎo)體制造方法，在上述構(gòu)成中，優(yōu)選在上述單晶硅薄膜設(shè)備上形 成保護(hù)層間絕緣膜、接觸通孔以及金屬配線。 由此，在非單晶硅薄膜的形成之前形成的單晶硅薄膜設(shè)備具有金屬配線，因此可 以進(jìn)行精細(xì)加工，可以大幅提高單晶硅薄膜上形成的電路的集成密度。進(jìn)而將單晶硅薄膜設(shè)備在玻璃基板上形成之后形成的非單晶硅薄膜中也通過相同的工序設(shè)置金屬配線，因此可以以高效簡(jiǎn)略的工序制造雙重配線構(gòu)造的半導(dǎo)體裝置。 本發(fā)明的半導(dǎo)體制造方法，在上述構(gòu)成中，優(yōu)選在形成上述單晶硅薄膜設(shè)備之后，形成上述非單晶硅薄膜之前，形成層間絕緣膜。 由此，形成了單晶硅薄膜設(shè)備和非單晶硅薄膜設(shè)備之間的層間絕緣膜，因此可靠地防止了單晶硅薄膜的單晶硅的污染。 本發(fā)明的半導(dǎo)體制造方法，在絕緣基板上，形成單晶硅薄膜構(gòu)成的單晶硅薄膜設(shè)備與非單晶硅薄膜的半導(dǎo)體裝置的制造方法中，優(yōu)選在上述絕緣基板上形成上述非單晶硅
薄膜之后，形成上述單晶硅薄膜設(shè)備。 通過上述制造方法，非單晶硅薄膜在單晶硅薄膜設(shè)備形成之前形成，因此與在單晶硅薄膜設(shè)備形成之后形成非單晶硅薄膜相比，可以防止單晶硅薄膜受到污染或損傷。 此外絕緣基板上，形成單晶硅薄膜設(shè)備和非單晶硅薄膜設(shè)備的半導(dǎo)體裝置的制造
方法中，上述非單晶硅薄膜在上述絕緣基板上形成后，形成上述單晶硅薄膜設(shè)備的場(chǎng)合下，
產(chǎn)生了除去非單晶硅并將要結(jié)合單晶硅的表面的粗糙度增加，結(jié)合力下降的問題。 與此對(duì)應(yīng)地，本發(fā)明的半導(dǎo)體裝置的制造方法，優(yōu)選至少在將要結(jié)合單晶硅的區(qū)
域，預(yù)先通過低能量(約3keV)的鹵化物(CF4等)的GCIB(GasCluster Ion Beam)進(jìn)行平
坦化，進(jìn)而在其上采用TE0S或TMCTS(Tetramethylcyclotetrasiloxane)通過PECVD形成
約10nm的Si02膜的場(chǎng)合下，可以進(jìn)一步改善結(jié)合性。 此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，上述單晶硅薄膜設(shè)備優(yōu)選為MOS型的單晶硅薄膜晶體管。 由此，例如為CMOS的構(gòu)造時(shí)，可以降低耗電量以及根據(jù)電源電壓進(jìn)行全幅輸出，從而可以制造適用于低耗電量的邏輯電路的半導(dǎo)體裝置等的具有MOS型晶體管特性的半導(dǎo)體裝置。 此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，上述單晶硅薄膜設(shè)備優(yōu)選為雙極型的單晶硅薄膜晶體管。 由此，通過在絕緣基板上形成雙極型晶體管，相比于MOS型，可以簡(jiǎn)化單晶硅薄膜的構(gòu)成，可以不進(jìn)行平坦化處理而結(jié)合在絕緣基板上。 此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，優(yōu)選對(duì)用于形成上述單晶硅薄膜設(shè)
備的單晶硅基板，以規(guī)定的深度注入規(guī)定濃度的氫離子。 由此，不使用粘合劑，可以容易地在絕緣基板上形成單晶硅薄膜。 S卩，通過形成注入氫離子氫離子注入部，絕緣基板上形成單晶硅薄膜設(shè)備的場(chǎng)合
下，加熱單晶硅薄膜設(shè)備至氫離子從硅脫離的溫度，在增強(qiáng)對(duì)于絕緣基板的結(jié)合強(qiáng)度的同
時(shí)，以氫離子注入部為界進(jìn)行劈開剝離，可以容易地形成雙極型的單晶硅薄膜晶體管。 上述規(guī)定的深度可以按照形成的單晶硅薄膜的目標(biāo)厚度來決定。 此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，上述氫離子的注入能量?jī)?yōu)選設(shè)定
為，使從該氫離子的注入能量扣除在柵極材料中的氫離子的，與柵極電極的膜厚相當(dāng)?shù)呐c
投射范圍相對(duì)應(yīng)的能量后的能量，不超過柵極電極材料中的最重的與該柵極氧化膜中的投
射范圍相對(duì)應(yīng)的能量。 由此，可以防止如下情況的發(fā)生，MOS型的單晶硅薄膜晶體管中，對(duì)于單晶硅基板照射的氫離子，通過與柵極電極材料或金屬配線材料的構(gòu)成原子相沖突，彈出的柵極電極材料的構(gòu)成原子通過氧化膜到達(dá)單晶硅，單晶硅部分被污染導(dǎo)致特性或可靠性降低。
此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，具有上述氫離子注入部的單晶硅基板的厚度大致為100iim以下。 由此，單晶硅層可以為原來基板的約1/10， Si基板的彎曲剛性變小，對(duì)于玻璃基板側(cè)的表面?zhèn)蝾w粒所導(dǎo)致的細(xì)小的凹凸，即使在相同的結(jié)合能量的條件下，也進(jìn)行追隨并容易彎曲，難以受到其影響。 因此如果為上述厚度，不損害分?jǐn)嗪蟮男∏冶〉墓杌宓牟僮餍?，并且玻璃基?br> 側(cè)的表面?zhèn)蝾w粒引起的結(jié)合不良被大幅降低。 上述厚度優(yōu)選為70 ii m以下，更加優(yōu)選為50 ii m以下。 此外本發(fā)明的半導(dǎo)體制造方法在上述構(gòu)成中，在上述絕緣基板上形成上述非單晶硅薄膜之后，至少將除去上述非單晶硅的需要結(jié)合單晶硅的表面區(qū)域，預(yù)先通過約3keV的鹵化物的GCIB(Gas Cluster Ion Beam)進(jìn)行平坦化。 由此，通過低能量(約3keV)的氧氣或鹵化物的GCIB的照射，硅或Si02的表面被輕輕腐蝕，并且其表面的微粗糙度被改善。 本發(fā)明的半導(dǎo)體裝置的制造方法為了達(dá)成上述目的，在包含結(jié)合絕緣基板上形成的絕緣膜和覆蓋單晶硅基板覆蓋膜的結(jié)合工序的半導(dǎo)體裝置的制造方法中，在上述結(jié)合工序之前，包含調(diào)節(jié)上述絕緣膜的表面的調(diào)節(jié)工序，從而使上述表面的1到5ym見方的范圍內(nèi)測(cè)定的高度為5nm以下的凹凸的傾斜與上述絕緣基板表面所成的角度的正切為0. 06以下 上述SOI基板在結(jié)合工序之后，單晶硅基板在氫離子的注入部處分?jǐn)?、剝離成為
單晶硅薄膜而制造SOI基板。即上述制造方法也是SOI基板的制造方法。通過在該SOI基
板上的單晶硅薄膜上形成半導(dǎo)體元件構(gòu)造，另外在形成半導(dǎo)體元件構(gòu)造的單晶硅基板上設(shè)制單晶硅薄膜，而制造半導(dǎo)體裝置。 通過上述制造方法，調(diào)節(jié)絕緣膜的表面的凹凸與絕緣基板表面所成的角的正切為0. 06以下之后，絕緣膜和覆蓋單晶硅基板的覆蓋膜結(jié)合，可以保持良好的結(jié)合性，并可以增強(qiáng)該結(jié)合的強(qiáng)度。由此，結(jié)合工序之后，單晶硅基板分段剝離而形成單晶硅薄膜時(shí)，不會(huì)發(fā)生膜的剝落。 另一方面上述正切為0. 06以上而進(jìn)行結(jié)合時(shí)，結(jié)合部的結(jié)合力為0. 2N/m以下。該場(chǎng)合下，在剝離，分離退火之后，發(fā)生了部分的膜剝落。 上述調(diào)節(jié)工序中，應(yīng)該適當(dāng)?shù)卦O(shè)定絕緣基板上的絕緣膜的膜厚，以及成膜條件。從而使絕緣膜和絕緣基板表面所成的角度的正切為0.06以下。絕緣膜的膜厚優(yōu)選為較小的值，例如作為絕緣膜的氧化硅膜成膜超過500nm時(shí)，最好在成膜后進(jìn)行研磨。例如氧化硅膜的膜厚最好在100nm左右。 此外絕緣膜和絕緣基板表面所成的角度的正切優(yōu)選在0. 04以下。該狀態(tài)下可以進(jìn)一步防止膜的剝落。 上述構(gòu)成中，可以提高上述絕緣膜和覆蓋膜的結(jié)合性，提高結(jié)合力，進(jìn)一步實(shí)現(xiàn)了難以剝落的SOI基板的制造方法。 另外SOI基板的制造方法也可以表示為，包括通過激光等的照射，將單晶硅基板的氫離子注入?yún)^(qū)域的溫度加熱至氫離子從硅脫離的溫度以上，并將上述單晶硅基板沿氫離子注入面分割的工序的SOI基板的制造方法。 通過上述構(gòu)成，進(jìn)而通過激光等的光照射，單晶硅基板的氫離子注入?yún)^(qū)域(注入部)的溫度上升，可以僅僅使氫離子注入部附近的溫度上升，可以抑制單晶硅的破壞。
另外SOI基板的制造方法也可以表示為，包括進(jìn)行包含大約850°C以上的最高溫度的燈退火，并將單晶硅基板沿氫離子注入面分割的工序的SOI基板的制造方法。
通過上述構(gòu)成，進(jìn)而進(jìn)行包含大約85(TC以上的最高溫度的作為瞬間熱退火(Rapid Thermal Anneal,以下記作RTA)的燈退火，將單晶硅基板沿氫離子注入?yún)^(qū)域剝離，再進(jìn)一步提高了結(jié)合強(qiáng)度的同時(shí)，復(fù)原了剝離面以及單晶硅薄膜內(nèi)部的由于氫離子的注入導(dǎo)致的損傷，從而提高了晶體管的特性。 等退火的最高溫度越高越能提高晶體管的特性，同時(shí)卻使絕緣基板的彎曲或伸縮增大。作為一例在基板尺寸為30nm見方左右的場(chǎng)合，在70(TC左右的溫度和5分鐘左右的保持時(shí)間下退火。 此外SOI基板的制造方法也可以表示為，通過注入質(zhì)量比氧離子輕很多的氫離子，將上述單晶硅基板的整體的結(jié)晶質(zhì)量保持為與注入前基本不變的SOI基板的制造方法。 通過上述的構(gòu)成，剝離后的TFT制造工序中，進(jìn)行60(TC左右的熱處理，單晶硅膜的結(jié)晶質(zhì)量返回至氫離子注入前同等的水平，從而不會(huì)發(fā)生氧離子注入場(chǎng)合中硅的結(jié)晶質(zhì)量低下。 本發(fā)明并不限于上述各實(shí)施例，可以在權(quán)利要求記載的范圍內(nèi)進(jìn)行種種的變更，將不同的實(shí)施例中分別公開技術(shù)特征適當(dāng)?shù)亟M合而得到的實(shí)施例也屬于本發(fā)明的技術(shù)范圍之內(nèi)。 本發(fā)明的說明書中的具體實(shí)施方式
和實(shí)施例，是為了公開本發(fā)明的技術(shù)內(nèi)容之用，而不應(yīng)該對(duì)該具體的例子作狹隘的限定性解釋，在本發(fā)明的發(fā)明構(gòu)思和權(quán)利要求的范圍之內(nèi)，可以進(jìn)行種種的變更。
權(quán)利要求
一種半導(dǎo)體裝置，其特征在于，在絕緣基板上不同的區(qū)域分別形成非單晶硅薄膜構(gòu)成的非單晶硅薄膜設(shè)備，以及單晶硅薄膜構(gòu)成的單晶硅薄膜設(shè)備，作為所述非單晶硅薄膜使用連續(xù)晶界硅。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述單晶硅薄膜設(shè)備通過無機(jī)的絕緣膜結(jié)合在上述絕緣基板上。
3. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜設(shè)備以及上述單晶硅薄膜設(shè)備都為M0S型或者M(jìn)IS型的薄膜晶體管。
4. 如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，上述M0S型的薄膜晶體管的非單晶硅薄膜的膜厚為600nm以下。
5. 如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，上述M0S型的薄膜晶體管的單晶硅薄膜的膜厚為100nm以下。
6. 如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，上述M0S型的單晶硅薄膜晶體管的金屬配線圖案包括，通過相比于MOS型的單晶硅薄膜晶體管的柵極圖案以較寬松的配線形成規(guī)則形成的部分。
7. 如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜設(shè)備為MOS型或者M(jìn)IS型的非單晶硅薄膜晶體管，上述單晶硅薄膜設(shè)備包括MOS型以及雙極型中任何一方，或者兩方的單晶硅薄膜晶體管。
8. 如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜設(shè)備為MOS型或者M(jìn)IS型的非單晶硅薄膜晶體管，上述單晶硅薄膜設(shè)備具有，MOS型單晶硅薄膜晶體管，以及含有肖特基型或PN結(jié)型的二極管的圖像傳感器或者CCD型圖像傳感器。
9. 如權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，上述單晶硅構(gòu)成的M0S型薄膜晶體管的單晶硅薄膜，比雙極型薄膜晶體管的單晶硅薄膜膜厚要小。
10. 如權(quán)利要求7或8所述的半導(dǎo)體裝置，其特征在于，上述雙極型單晶硅薄膜晶體管為基極、集電極以及發(fā)射極區(qū)域形成并設(shè)置在同一平面上的平面構(gòu)造。
11. 如權(quán)利要求7 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述雙極型單晶硅薄膜晶體管的金屬配線、接觸圖案包括，通過相比于雙極型的單晶硅薄膜晶體管的基極圖案以較寬松的配線形成規(guī)則形成的部分。
12. 如權(quán)利要求7 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述雙極型單晶硅薄膜晶體管的單晶硅薄膜的膜厚為800nm以下。
13. 如權(quán)利要求3 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜構(gòu)成的MOS型薄膜晶體管從基板側(cè)開始按照非單晶硅、柵極絕緣膜、柵極的順序而形成。
14. 如權(quán)利要求3 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜構(gòu)成的MOS型薄膜晶體管從基板側(cè)開始按照柵極、柵極絕緣膜、非單晶硅的順序而形成。
15. 如權(quán)利要求3 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜為非晶硅薄膜，上述非晶硅薄膜構(gòu)成的MOS型或MIS型薄膜晶體管從基板側(cè)開始按照柵極、柵極絕緣膜、非單晶硅的順序而形成。
16. 如權(quán)利要求3 9中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述非單晶硅薄膜為非晶硅薄膜，上述非晶硅薄膜構(gòu)成的M0S型或MIS型薄膜晶體管從基板側(cè)開始按照非單晶 硅、柵極絕緣膜、柵極的順序而形成。
17. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，構(gòu)成上述單晶硅薄膜設(shè)備的單晶硅 與上述絕緣基板的線膨脹的差，在室溫到60(TC的溫度范圍內(nèi)為250ppm以下。
18. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述絕緣基板至少在形成上述單晶 硅薄膜設(shè)備的區(qū)域的表面上，為形成有Si02膜的堿土類-鋁硼硅酸玻璃構(gòu)成的高應(yīng)變點(diǎn)玻 璃。
19. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述絕緣基板由鋇硼硅酸玻璃、鋇 鋁硼硅酸玻璃、堿土類_鋁硼硅酸玻璃、硼硅酸玻璃、堿土類_鋅_鉛_鋁硼硅酸玻璃以及 堿土類_鋅_鋁硼硅酸玻璃中任何一種的玻璃而形成。
20. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述單晶硅的區(qū)域中至少一部分的 圖案的對(duì)準(zhǔn)邊界比母基板整體，或者顯示區(qū)域，或者設(shè)備整體的圖案的對(duì)準(zhǔn)邊界要小，從而 具有高精度。
21. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述單晶硅的區(qū)域中的對(duì)準(zhǔn)標(biāo)記以 及透明基板上的對(duì)準(zhǔn)標(biāo)記構(gòu)成為，從透明基板側(cè)通過可見光或者比可見光波長(zhǎng)短的光檢測(cè) 出上述單晶硅上形成的對(duì)準(zhǔn)標(biāo)記，并可與透明基板上形成的對(duì)準(zhǔn)標(biāo)記對(duì)準(zhǔn)的形狀。
22. —種顯示裝置，其特征在于，其包括半導(dǎo)體裝置，在該半導(dǎo)體裝置中，在絕緣基板上 不同的區(qū)域分別形成非單晶硅薄膜構(gòu)成的非單晶硅薄膜設(shè)備，以及單晶硅薄膜構(gòu)成的單晶 硅薄膜設(shè)備，作為所述非單晶硅薄膜使用連續(xù)晶界硅。
全文摘要
本發(fā)明公開了一種單晶硅基板、SOI基板、半導(dǎo)體裝置、顯示裝置、以及半導(dǎo)體裝置的制造方法。本發(fā)明的半導(dǎo)體裝置在絕緣基板上具有，包含由SiO2膜、多晶硅構(gòu)成的非單晶硅薄膜的MOS型的非單晶硅薄膜晶體管，具有單晶硅薄膜的MOS型的單晶硅薄膜晶體管，金屬配線。由此，形成非單晶硅薄膜和單晶硅薄膜設(shè)備，提供集成高性能系統(tǒng)的半導(dǎo)體裝置以及其制造方法，以及形成該半導(dǎo)體裝置的單晶硅薄膜設(shè)備的單晶硅基板。
文檔編號(hào)H01L27/32GK101694847SQ200910207679
公開日2010年4月14日 申請(qǐng)日期2003年9月25日 優(yōu)先權(quán)日2002年9月25日
發(fā)明者糸賀隆志, 高藤裕 申請(qǐng)人:夏普株式會(huì)社;