專利名稱：共柵共源驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及低側(cè)、高側(cè)、以及推挽型輸出驅(qū)動(dòng)電路，更具體地說，本實(shí)用新型涉及包括至少ー個(gè)共柵共源晶體管的輸出驅(qū)動(dòng)電路。
背景技術(shù)：
在設(shè)計(jì)用于消費(fèi)和汽車電子的硅器件的時(shí)候，成本是ー個(gè)、并且有時(shí)候是ー個(gè)主導(dǎo)性的考慮因素。為達(dá)到成本縮減，エ藝技術(shù)和/或掩模對(duì)電路設(shè)計(jì)者施加了ー些熟知的約束。在已知或預(yù)期電路曝露于高電壓條件的情況下，這些約束經(jīng)常需要使用低電壓元件。例如，對(duì)于ー個(gè)給定的エ藝技術(shù)和/或掩模，生產(chǎn)具有一定設(shè)計(jì)最大電壓(例如，45V)的兀件并不少見。當(dāng)為高電壓(例如，60V)應(yīng)用設(shè)計(jì)和生產(chǎn)電路時(shí)，成本因素可能需要使用ー個(gè)エ藝技術(shù)和/或掩模，使得相應(yīng)的器件具有一個(gè)相對(duì)較低的最大電壓。當(dāng)設(shè)計(jì)ー個(gè)使用最大電壓小于電路應(yīng)用電壓的元件的電路時(shí)，必須引起特別的注意，以保證沒有個(gè)體器件操 作在一個(gè)電壓超過較低最大額定電壓的高電壓應(yīng)用中。例如，設(shè)計(jì)者能夠利用多個(gè)保護(hù)性的齊納ニ極管，用來保護(hù)包括的MOSFET器件的Vd和Vg。這ー解決方法給電路設(shè)計(jì)增加了復(fù)雜性，并且附加的保護(hù)性元件不利地増加了電路裸片尺寸。對(duì)電路設(shè)計(jì)技術(shù)領(lǐng)域而言，存在ー個(gè)如下需求解決上文指出的復(fù)雜性和裸片尺寸問題，同時(shí)允許電路設(shè)計(jì)者使用最大額定電壓小于電路電壓的元件。在本專業(yè)中眾所周知，對(duì)于高電壓電路提供共柵共源(cascode)器件。該共柵共源器件的柵極連接至ー個(gè)固定參考電壓。該配置的一個(gè)問題在干，該共柵共源器件(柵極連接至該供電軌)消除了當(dāng)激活開關(guān)晶體管吋，電路支持在輸出節(jié)點(diǎn)的電壓擺動(dòng)至供電軌電壓這一操作。對(duì)電路設(shè)計(jì)技術(shù)領(lǐng)域而言，存在解決上文的問題的需求。
實(shí)用新型內(nèi)容在一種實(shí)施方式中，驅(qū)動(dòng)電路包含ー個(gè)配置成耦合至負(fù)載電路的輸出節(jié)點(diǎn)，所述負(fù)載電路由配置成接收第一參考電壓的第一參考電壓節(jié)點(diǎn)供電；ー個(gè)具有耦合在輸出節(jié)點(diǎn)和中間節(jié)點(diǎn)之間的源漏路徑的第一晶體管；ー個(gè)具有耦合在中間節(jié)點(diǎn)和第二參考電壓節(jié)點(diǎn)之間的源漏路徑的第二晶體管，所述第二參考電壓節(jié)點(diǎn)配置成接收第二參考電壓；以及耦合在第一晶體管的柵極和第三參考電壓節(jié)點(diǎn)之間的電流源，所述第三參考電壓節(jié)點(diǎn)配置成接收第三參考電壓。第二晶體管具有配置成接收開關(guān)控制信號(hào)的柵極。在一種實(shí)施方式中，第一晶體管具有一個(gè)設(shè)計(jì)最大電壓VI，并且第二晶體管具有一個(gè)設(shè)計(jì)最大電壓V2。第三參考電壓小于或等于V2,并且第一參考電壓和第三參考電壓之間的差小于或等于VI。在另ー種實(shí)施方式中，第一晶體管具有一個(gè)設(shè)計(jì)最大電壓VI，并且第二晶體管具有一個(gè)設(shè)計(jì)最大電壓V2。第三參考電壓小于或等于VI,并且第一參考電壓和第三參考電壓之間的差小于或等于V2。[0009]在一種實(shí)施方式中，驅(qū)動(dòng)電路包含ー個(gè)輸出節(jié)點(diǎn)；ー個(gè)具有I禹合在輸出節(jié)點(diǎn)和第一中間節(jié)點(diǎn)之間的源漏路徑的第一晶體管；ー個(gè)具有耦合在第一中間節(jié)點(diǎn)和第一參考電壓節(jié)點(diǎn)之間的源漏路徑的第二晶體管，所述第一參考電壓節(jié)點(diǎn)配置成接收第一參考電壓；ー個(gè)具有耦合在輸出節(jié)點(diǎn)和第二中間節(jié)點(diǎn)之間的源漏路徑的第三晶體管；ー個(gè)具有耦合在第二節(jié)點(diǎn)和第二參考電壓節(jié)點(diǎn)之間的源漏路徑的第四晶體管，所述第二參考電壓節(jié)點(diǎn)配置成接收第二參考電壓；一個(gè)耦合在第一晶體管的柵極和第三參考電壓節(jié)點(diǎn)之間的第一電流源，所述第三參考電壓節(jié)點(diǎn)配置成接收第三參考電壓；以及一個(gè)耦合在第三晶體管的柵極和第三參考電壓節(jié)點(diǎn)之間的第二電流源。第二和第四晶體管具有配置成接收差動(dòng)開關(guān)控制信號(hào)的柵極?！ぴ谝环N實(shí)施方式中，第二和第三晶體管均具有一個(gè)設(shè)計(jì)最大電壓VI，并且第一和第四晶體管均具有一個(gè)設(shè)計(jì)最大電壓V2。第三參考電壓小于或等于V2，并且第一參考電壓和第三參考電壓之間的差小于或等于Vl。在一種實(shí)施方式中，驅(qū)動(dòng)電路包含ー個(gè)具有設(shè)計(jì)最大電壓V2的開關(guān)晶體管；一個(gè)具有設(shè)計(jì)最大電壓Vl的共柵共源晶體管，該共柵共源晶體管與開關(guān)晶體管串聯(lián)地源漏耦合；以及ー個(gè)耦合在中間電壓節(jié)點(diǎn)和共柵共源晶體管的柵極之間的電流源。中間電壓節(jié)點(diǎn)配置成接收設(shè)定在驅(qū)動(dòng)電路低供電電壓和高供電電壓Vhigh之間的中間電壓Vmed ;所述中間電壓Vmed符合如下條件a) Vmed < = V2和b) Vhigh-Vmed く= VI。在另ー種實(shí)施方式中，驅(qū)動(dòng)電路包含ー個(gè)具有設(shè)計(jì)最大電壓V2的開關(guān)晶體管；ー個(gè)具有設(shè)計(jì)最大電壓Vl的共柵共源晶體管，該共柵共源晶體管與開關(guān)晶體管串聯(lián)地源漏耦合；以及ー個(gè)耦合在中間電壓節(jié)點(diǎn)和共柵共源晶體管的柵極之間的電流源。中間電壓節(jié)點(diǎn)配置成接收設(shè)定在驅(qū)動(dòng)電路低供電電壓和高供電電壓Vhigh之間的中間電壓Vmed ;所述中間電壓Vmed符合如下條件a) Vmed < = Vl和b) Vhigh-Vmed < = V2。
為了更好地了解這些實(shí)施方式，現(xiàn)在參考僅作為例子的附圖，其中圖I是ー個(gè)低側(cè)驅(qū)動(dòng)電路的示意圖；圖2是ー個(gè)高側(cè)驅(qū)動(dòng)電路的示意圖；圖3是ー個(gè)推挽驅(qū)動(dòng)電路的示意圖；圖4是ー個(gè)柵極箝位電路的示意圖；圖5是ー個(gè)柵極箝位電路的示意圖；以及圖6是ー個(gè)柵極箝位電路的示意圖。
具體實(shí)施方式
現(xiàn)在參考圖1，圖I表示了ー個(gè)低側(cè)驅(qū)動(dòng)電路10的示意圖。該低側(cè)驅(qū)動(dòng)電路10包括一個(gè)開關(guān)晶體管(M2) 12 (η溝道類型的)。晶體管12的源極端耦合至第一參考電壓節(jié)點(diǎn)14(在該情況下，節(jié)點(diǎn)14與低參考電壓(例如接地)關(guān)聯(lián))。晶體管12的漏極端耦合至一個(gè)中間節(jié)點(diǎn)16。晶體管12的柵極端耦合為接收驅(qū)動(dòng)電路20的輸出18處產(chǎn)生的柵極驅(qū)動(dòng)(開關(guān))信號(hào)。典型情況下，驅(qū)動(dòng)電路20由一個(gè)驅(qū)動(dòng)放大器(用于驅(qū)動(dòng)開關(guān)晶體管的本專業(yè)熟知的任何合適的配置的)形成，該驅(qū)動(dòng)放大器在輸入節(jié)點(diǎn)22處接收開關(guān)控制信號(hào)。低側(cè)驅(qū)動(dòng)電路10進(jìn)ー步包括一個(gè)共柵共源晶體管(Ml) 24 (也是η溝道類型的)。晶體管24的源極端耦合至中間節(jié)點(diǎn)16。因此，晶體管12的源漏路徑與晶體管24的源漏路徑串聯(lián)耦合。晶體管24的漏極端耦合至輸出節(jié)點(diǎn)26。在輸出節(jié)點(diǎn)26和第二參考電壓節(jié)點(diǎn)28 (在該情況下，節(jié)點(diǎn)28與高參考電壓Vhigh相關(guān)聯(lián)，該高參考電壓能夠向外應(yīng)用于芯片或者在芯片上從ー個(gè)低電壓生成，例如通過使用一個(gè)電荷泵調(diào)節(jié)器)之間耦合的是ー個(gè)由低側(cè)驅(qū)動(dòng)電路10驅(qū)動(dòng)的負(fù)載(或其它)電路30。因此，晶體管12和晶體管24的源漏路徑和負(fù)載(或其它)電路30串聯(lián)耦合。晶體管24的柵極端耦合為接收由電流源(11)32產(chǎn)生的偏置信號(hào)。電流源32耦合在晶體管24的柵極端和中間電壓節(jié)點(diǎn)34(節(jié)點(diǎn)34與中間電壓Vmed關(guān)聯(lián)，該中間電壓具有一個(gè)介于低參考電壓和高參考電壓之間的值)之間。電流源32能夠通過一個(gè)適當(dāng)偏置的(例如通過ー個(gè)電流鏡)P溝道晶體管提供，該P(yáng)溝道晶體管的源極連接至中間電壓節(jié)點(diǎn)34，并且其漏極連接至晶體管24的柵極端。低側(cè)驅(qū)動(dòng)電路10進(jìn)ー步包括一個(gè)在晶體管24的柵極端和中間節(jié)點(diǎn)16之間耦合的柵極箝位電路36。柵極箝位電 路36能夠，例如，包含一個(gè)齊納ニ極管(如圖4所示)或者多個(gè)ニ極管連接的η溝道晶體管(如圖5所示)。使用給定エ藝技術(shù)和/或掩模來生產(chǎn)晶體管14和24組件將會(huì)導(dǎo)致產(chǎn)生具有特定設(shè)計(jì)最大電壓的器件。晶體管12具有一個(gè)設(shè)計(jì)最大電壓V2，并且晶體管24具有一個(gè)設(shè)計(jì)最大電壓VI。電壓V2(晶體管12的)和電壓Vl (晶體管24的)之和必須超過高參考電壓(Vhigh)，但是單個(gè)的Vl和V2均不超過Vhigh。如上文討論的，中間電壓節(jié)點(diǎn)34處的中間電壓具有一個(gè)介于低參考電壓與高參考電壓之間的值。該中間電壓Vmed (能夠是ー個(gè)相對(duì)于集成電路芯片外部或內(nèi)部產(chǎn)生的供電電壓)選擇為符合下面兩個(gè)條件a)Vmed <= V2 ；和b) Vhigh-Vmed <= VI。另外，電流源(11)32設(shè)計(jì)為一個(gè)相對(duì)弱偏置，其輸出電流小于開關(guān)晶體管12的吸收(傳導(dǎo))電流能力。在操作中，首先考慮通過放大器電路20打開開關(guān)晶體管12的情形。在該模式中，假定共柵共源晶體管24的漏極電壓接近低參考電壓(如接地)。電流源32接著將其電流輸入晶體管24的柵極以及箝位電路36。晶體管24的柵極處的柵極到源極電壓通過箝位電路36限制到箝位電壓。沒有涉及晶體管12和24的過壓情況。另外，電流源32提供的電流允許共柵共源晶體管24的柵極處的電壓安全向下擺動(dòng)，并且允許輸出節(jié)點(diǎn)26處的輸出電壓中軌到軌擺動(dòng)。接下來，考慮通過放大器電路20關(guān)閉開關(guān)晶體管12的情形。晶體管24源極端處(即中間節(jié)點(diǎn)16處)的電壓通過柵極箝位電路36、電流發(fā)生器32和晶體管12和24的各種泄露電流來確定。中間節(jié)點(diǎn)處的電壓將接近中間電壓Vmed，并且，可以認(rèn)識(shí)到，在該操作點(diǎn)，晶體管12和晶體管24均不會(huì)曝露于ー個(gè)超過它們各自的設(shè)計(jì)最大電壓V2和Vl的電壓。更確切地說，跨晶體管12的源漏的電壓約為小于設(shè)計(jì)最大電壓V2的Vmed，并且跨晶體管24的源漏的電壓約為小于設(shè)計(jì)最大電壓Vl的Vhigh-Vmed?，F(xiàn)在參考圖2，圖2表示了ー個(gè)高側(cè)驅(qū)動(dòng)電路110的示意圖。高側(cè)驅(qū)動(dòng)電路110包括一個(gè)開關(guān)晶體管(M2) 112 (P溝道類型的)。晶體管112的源源極端耦合至第一參考電壓節(jié)點(diǎn)114(在該情況下，節(jié)點(diǎn)114與高參考電壓Vhigh相關(guān)聯(lián)，該高參考電壓能夠向外應(yīng)用于芯片或者在芯片上從ー個(gè)低電壓生成，例如通過使用一個(gè)電荷泵調(diào)節(jié)器)。晶體管112的漏漏極端耦合至ー個(gè)中間節(jié)點(diǎn)116。晶體管112的柵極端耦合為接收在驅(qū)動(dòng)電路120輸出118處產(chǎn)生的柵極驅(qū)動(dòng)信號(hào)。典型情況下，驅(qū)動(dòng)電路120由一個(gè)驅(qū)動(dòng)放大器形成，該驅(qū)動(dòng)放大器在輸入節(jié)點(diǎn)122處接收開關(guān)控制信號(hào)。高側(cè)驅(qū)動(dòng)電路110進(jìn)ー步包括一個(gè)共柵共源晶體管(Ml) 124 (也是P溝道類型的)。晶體管124的源源極端耦合至中間節(jié)點(diǎn)116。因此，晶體管112的源漏路徑與晶體管124的源漏路徑串聯(lián)耦合。晶體管124的漏漏極端耦合至輸出節(jié)點(diǎn)126。在輸出節(jié)點(diǎn)126和第二參考電壓節(jié)點(diǎn)128(在該情況下，節(jié)點(diǎn)128與低參考電壓(例如接地)相關(guān)聯(lián))之間耦合的是ー個(gè)由高側(cè)驅(qū)動(dòng)電路110驅(qū)動(dòng)的負(fù)載(或其它)電路130。因此，晶體管112和晶體管124的源漏路徑和負(fù)載(或其它)電路130串聯(lián)I禹合。晶體管124的柵極端耦合至一個(gè)由電流源(Il) 132產(chǎn)生的偏置信號(hào)。電流源132耦合在晶體管124的柵極端和中間電壓節(jié)點(diǎn)134 (節(jié)點(diǎn)134與中間電壓Vmed相關(guān)聯(lián)，該中間電壓具有一個(gè)介于低參考電壓和高參考電壓之間的值)之間。電流源132能夠通過一個(gè)適當(dāng)偏置的(例如通過ー個(gè)電流鏡)n溝道晶體管提供，該晶體管的源源極連接至中間電壓節(jié)點(diǎn)134，并且該晶體管的漏漏極連接至晶體管124的柵極端。高側(cè)驅(qū)動(dòng)電路110進(jìn)ー步包括ー個(gè)耦 合在晶體管124的柵極端和中間節(jié)點(diǎn)116之間的柵極箝位電路136。柵極箝位電路136能夠，例如，包含一個(gè)齊納ニ極管(如圖4所示)或者多個(gè)ニ極管連接的P溝道晶體管(如圖5所示)。使用給定エ藝技術(shù)和/或掩模來生產(chǎn)晶體管114和124組件將會(huì)導(dǎo)致產(chǎn)生具有特定設(shè)計(jì)最大電壓的器件。晶體管112具有一個(gè)設(shè)計(jì)最大電壓V2，并且晶體管124具有一個(gè)設(shè)計(jì)最大電壓VI。電壓V2(晶體管112的)和電壓Vl (晶體管124的)之和必須超過高參考電壓(Vhigh)，但是單個(gè)的Vl和V2均不超過Vhigh。如上文討論的，中間電壓節(jié)點(diǎn)134處的中間電壓具有一個(gè)介于低參考電壓與高參考電壓之間的值。該中間電壓Vmed(能夠是ー個(gè)外部或內(nèi)部生成的供電電壓)選擇為符合下面兩個(gè)條件a)Vmed <= Vl ;和b)Vhigh-Vmed <=V2。另外，電流源(Il) 132設(shè)計(jì)為一個(gè)相對(duì)弱偏置，其輸出電流小于開關(guān)晶體管112的源(傳導(dǎo))電流能力。在操作中，首先考慮通過放大器電路120打開開關(guān)晶體管112的情形。在該模式中，假定共柵共源晶體管124的漏極電壓接近高參考電壓。電流源132接著從晶體管124的柵極以及箝位電路136吸收其電流。晶體管124的柵極處的柵極到源極電壓通過箝位電路136限制到箝位電壓。沒有涉及晶體管112和124過壓情況。另外，電流源132提供的電流允許共柵共源晶體管124的柵極處的電壓安全向上擺動(dòng)，并且允許輸出節(jié)點(diǎn)126處的輸出電壓中軌到軌擺動(dòng)。接下來，考慮通過放大器電路120關(guān)閉開關(guān)晶體管112的情形。在晶體管124源極端處(即中間節(jié)點(diǎn)116處)的電壓通過柵極箝位電路136、電流發(fā)生器132和晶體管112和124的不同泄露電流來確定。中間節(jié)點(diǎn)處的電壓接近中間電壓Vmed，并且，可以認(rèn)識(shí)到，晶體管112和晶體管124均不會(huì)曝露于ー個(gè)超過它們各自的設(shè)計(jì)最大電壓V2和V I的電壓。更確切地說，跨晶體管112的源漏的電壓約為小于設(shè)計(jì)最大電壓V2的Vhigh-Vmed，并且跨晶體管124的源漏的電壓約為小于設(shè)計(jì)最大電壓Vl的Vmed?，F(xiàn)在參考圖3，圖3表示了ー個(gè)推挽驅(qū)動(dòng)電路200的示意圖。該推挽驅(qū)動(dòng)電路200包括ー個(gè)高側(cè)驅(qū)動(dòng)電路210，該高側(cè)驅(qū)動(dòng)電路包括一個(gè)開關(guān)晶體管(M4) 212 (P溝道類型的)。晶體管212的源極端耦合至第一參考電壓節(jié)點(diǎn)214 (在該情況下，節(jié)點(diǎn)214與高參考電壓Vhigh相關(guān)聯(lián),該高參考電壓能夠向外應(yīng)用于芯片或者在芯片上從ー個(gè)低電壓生成，例如通過使用一個(gè)電荷泵調(diào)節(jié)器)。晶體管212的漏極端耦合至第一中間節(jié)點(diǎn)216。晶體管212的柵極端耦合為接收在差動(dòng)驅(qū)動(dòng)電路220的正輸出218處產(chǎn)生的柵極驅(qū)動(dòng)信號(hào)。典型情況下，驅(qū)動(dòng)電路220由一個(gè)差動(dòng)驅(qū)動(dòng)放大器形成，該差動(dòng)驅(qū)動(dòng)放大器在輸入節(jié)點(diǎn)222處接收開關(guān)控制信號(hào)。高側(cè)驅(qū)動(dòng)電路210進(jìn)ー步包括一個(gè)共柵共源晶體管(M3)224(也是P溝道類型的)。晶體管224的源極端耦合至中間節(jié)點(diǎn)216。因此，晶體管212的源漏路徑與晶體管224的源漏路徑串聯(lián)耦合。晶體管224的漏極端耦合至輸出節(jié)點(diǎn)226。晶體管224的柵極端耦合至ー個(gè)由第一電流源(Il) 232產(chǎn)生的偏置信號(hào)。電流源232耦合在晶體管224的柵極端和中間電壓節(jié)點(diǎn)234 (節(jié)點(diǎn)234與中間電壓Vmed相關(guān)聯(lián)，該中間電壓具有一個(gè)介于在第二參考電壓節(jié)點(diǎn)228處呈現(xiàn)的諸如接地的低參考電壓和高參考電壓之間的值)之間。電流源232能夠通過一個(gè)適當(dāng)偏置的(例如通過ー個(gè)電流鏡)η溝道晶體管提供，該晶體管的源極連接至中間電壓節(jié)點(diǎn)234，并且該晶體管的漏極連接至晶體管224的柵極端。高側(cè)驅(qū)動(dòng)電路210進(jìn)ー步包括一個(gè)耦合在晶體管224的柵極端和中間節(jié)點(diǎn)216之間的柵極箝位電 路236。柵極箝位電路236能夠，例如，包含一個(gè)齊納ニ極管(如圖4所示)或者多個(gè)ニ極管連接的P溝道晶體管(如圖5所示)。推挽驅(qū)動(dòng)電路200進(jìn)ー步包括ー個(gè)低側(cè)驅(qū)動(dòng)電路310，該低側(cè)驅(qū)動(dòng)電路包括一個(gè)開關(guān)晶體管(Ml) 312 (η溝道類型的)。晶體管312的源極端耦合至第二參考電壓節(jié)點(diǎn)228 (在該情況下，節(jié)點(diǎn)228與低參考電壓例如接地相關(guān)聯(lián))。晶體管312的漏極端耦合至第二中間節(jié)點(diǎn)316。晶體管312的柵極端耦合為接收在差動(dòng)驅(qū)動(dòng)電路220的負(fù)輸出318處產(chǎn)生的柵極驅(qū)動(dòng)信號(hào)。低側(cè)驅(qū)動(dòng)電路310進(jìn)ー步包括一個(gè)共柵共源晶體管(Μ2)324(也是η溝道類型的)。晶體管324的源極端耦合至中間節(jié)點(diǎn)316。因此，晶體管312的源漏路徑與晶體管324的源漏路徑串聯(lián)耦合。晶體管324的漏極端耦合至輸出節(jié)點(diǎn)226。晶體管324的柵極端耦合為接收由第二電流源(12)332產(chǎn)生的偏置信號(hào)。電流源332耦合在晶體管324的柵極端和中間電壓節(jié)點(diǎn)234之間。電流源332能夠通過一個(gè)適當(dāng)偏置的(例如通過ー個(gè)電流鏡)P溝道晶體管提供，該晶體管的源極連接至中間電壓節(jié)點(diǎn)234，并且該晶體管的漏極連接至晶體管324的柵極端。低側(cè)驅(qū)動(dòng)電路310進(jìn)ー步包括一個(gè)耦合在晶體管324的柵極端和中間節(jié)點(diǎn)316之間的柵極箝位電路336。柵極箝位電路336能夠，例如，包含一個(gè)齊納ニ極管(如圖4所示)或者多個(gè)ニ極管連接的η溝道晶體管(如圖5所示)。使用給定エ藝技術(shù)和/或掩模來生產(chǎn)晶體管212、224、312和324組件將會(huì)導(dǎo)致產(chǎn)生具有特定設(shè)計(jì)最大電壓的器件。晶體管212具有一個(gè)設(shè)計(jì)最大電壓VI，晶體管224具有一個(gè)設(shè)計(jì)最大電壓V2，晶體管312具有一個(gè)設(shè)計(jì)最大電壓V2，并且晶體管324具有ー個(gè)設(shè)計(jì)最大電壓VI。電壓V2(晶體管224和312的)和電壓Vl (晶體管212和324的)之和必須超過高參考電壓(Vhigh)，但是單個(gè)Vl和V2均不超過Vhigh。如上文討論的，中間電壓節(jié)點(diǎn)234處的中間電壓具有一個(gè)介于低參考電壓與高參考電壓之間的值。該中間電壓Vmed(能夠是ー個(gè)外部或內(nèi)部生成的供電電壓)選擇為符合下面兩個(gè)條件a)Vmed く =V2 ;和b) Vhigh-Vmed <= VI。另外，電流源232和332設(shè)計(jì)為一個(gè)相對(duì)弱偏置，其輸出電流小于其各自的開關(guān)晶體管212和312的傳導(dǎo)電流能力。本文提出的實(shí)施方案在與掩模節(jié)省相關(guān)的制造方面，相對(duì)于原有技術(shù)配置具有附加的優(yōu)點(diǎn)。例如，提出的電路可能需要ー個(gè)或者兩個(gè)較少的掩模(根據(jù)用到的エ藝技木)。對(duì)提出的電路的一個(gè)公認(rèn)的缺點(diǎn)涉及到用于電路實(shí)施的裸片面積的些許增大，這是因?yàn)轳詈现凉矕殴苍礀艠O的電流發(fā)生器電路的存在以及其中包含的柵極保護(hù)電路。然而，増加的裸片面積在很多情況下可忽略不計(jì)，并且這ー缺點(diǎn)可通過掩模節(jié)省和晶片周期縮短抵消。利用示例性的和非限制性的例子，前文的描述給出了本實(shí)用新型示例實(shí)施方式的ー個(gè)全面的、告知的描述。然而，對(duì)本相關(guān)專業(yè)的技術(shù)人員來說，基于前文的描述，結(jié)合對(duì)附圖和附屬權(quán)利要求的閱讀，不同的修改和改編能夠變得很明顯。然而，所有這些以及本實(shí)用新型內(nèi)容的類似修改仍然屬于如附屬權(quán)利要求定義的本實(shí)用新型的范圍。
權(quán)利要求1.ー種驅(qū)動(dòng)電路，其特征在于，包含 ー個(gè)輸出節(jié)點(diǎn)，配置成耦合至負(fù)載電路，所述負(fù)載電路由配置成接收第一參考電壓的第一參考電壓節(jié)點(diǎn)供電； ー個(gè)具有耦合在所述輸出節(jié)點(diǎn)和中間節(jié)點(diǎn)之間的源漏路徑的第一晶體管； ー個(gè)具有耦合在所述中間節(jié)點(diǎn)和第二參考電壓節(jié)點(diǎn)之間的源漏路徑的第二晶體管，所述第二參考電壓節(jié)點(diǎn)配置成接收第二參考電壓，其中，所述第二晶體管具有ー個(gè)配置成接收開關(guān)控制信號(hào)的柵極；以及 一個(gè)耦合在所述第一晶體管的柵極和第三參考電壓節(jié)點(diǎn)之間的電流源，所述第三參考電壓節(jié)點(diǎn)配置成接收第三參考電壓。
2.如權(quán)利要求I中所述的電路，其特征在干， 所述第一晶體管具有一個(gè)設(shè)計(jì)最大電壓Vl ； 所述第二晶體管具有一個(gè)設(shè)計(jì)最大電壓V2 ;以及 所述第三參考電壓小于或等于V2，并且所述第一參考電壓和所述第三參考電壓之間的差小于或等于VI。
3.如權(quán)利要求I中所述的電路，其特征在于，所述第一晶體管和所述第二晶體管是η溝道晶體管，并且所述第一參考電壓高于所述第二參考電壓。
4.如權(quán)利要求I中所述的電路，其特征在干，進(jìn)ー步包含一個(gè)耦合在所述第一晶體管的柵極和源極之間的箝位電路。
5.如權(quán)利要求I中所述的電路，其特征在于，所述電流源具有ー個(gè)小于所述第二晶體管的導(dǎo)通電流值的輸出電流值。
6.如權(quán)利要求I中所述的電路，其特征在干， 所述第一晶體管具有一個(gè)設(shè)計(jì)最大電壓Vl ； 所述第二晶體管具有一個(gè)設(shè)計(jì)最大電壓V2 ;以及 所述第三參考電壓小于或等于Vl，并且所述第一參考電壓和所述第三參考電壓之間的差小于或等于V2。
7.如權(quán)利要求6中所述的電路，其特征在于，所述第一晶體管和所述第二晶體管是P溝道晶體管，并且所述第二參考電壓高于所述第一參考電壓。
8.如權(quán)利要求6中所述的電路，其特征在干，進(jìn)ー步包含一個(gè)耦合在所述第一晶體管的柵極和源極之間的箝位電路。
9.ー種驅(qū)動(dòng)電路，其特征在于，包含 ー個(gè)輸出節(jié)點(diǎn)； ー個(gè)具有耦合在所述輸出節(jié)點(diǎn)和第一中間節(jié)點(diǎn)之間的源漏路徑的第一晶體管； ー個(gè)具有耦合在所述第一中間節(jié)點(diǎn)和第一參考電壓節(jié)點(diǎn)之間的源漏路徑的第二晶體管，所述第一參考電壓節(jié)點(diǎn)配置成接收第一參考電壓； ー個(gè)具有耦合在所述輸出節(jié)點(diǎn)和第二中間節(jié)點(diǎn)之間的源漏路徑的第三晶體管； ー個(gè)具有耦合在所述第二節(jié)點(diǎn)和第二參考電壓節(jié)點(diǎn)之間的源漏路徑的第四晶體管，所述第二參考電壓節(jié)點(diǎn)配置成接收第二參考電壓； 一個(gè)耦合在所述第一晶體管的柵極和第三參考電壓節(jié)點(diǎn)之間的第一電流源，所述第三參考電壓節(jié)點(diǎn)配置成接收第三參考電壓；以及一個(gè)耦合在所述第三晶體管的柵極和所述第三參考電壓節(jié)點(diǎn)之間的第二電流源； 其中，所述第二晶體管和所述第四晶體管具有配置成接收差動(dòng)開關(guān)控制信號(hào)的柵極。
10.如權(quán)利要求9中所述的電路，其特征在干， 所述第二晶體管和所述第三晶體管均具有一個(gè)設(shè)計(jì)最大電壓Vi ； 所述第一晶體管和所述第四晶體管均具有一個(gè)設(shè)計(jì)最大電壓V2 ； 其中，所述第三參考電壓小于或等于V2，并且所述第一參考電壓和所述第三參考電壓之間的差小于或等于VI。
11.如權(quán)利要求9中所述的電路，其特征在于，所述第一參考電壓高于所述第二參考電壓。
12.如權(quán)利要求9中所述的電路，其特征在于，所述第一晶體管和所述第二晶體管是P溝道晶體管，并且所述第三晶體管和所述第四晶體管是η溝道晶體管。
13.如權(quán)利要求9中所述的電路，其特征在干，進(jìn)ー步包含一個(gè)耦合在所述第一晶體管的柵極和源極之間的第一箝位電路，以及一個(gè)耦合在所述第三晶體管的柵極和源極之間的第二箝位電路。
14.如權(quán)利要求9中所述的電路，其特征在于，所述第一電流源具有ー個(gè)小于所述第二晶體管的導(dǎo)通電流值的輸出電流值，以及所述第二電流源具有一個(gè)小于所述第四晶體管的導(dǎo)通電流值的輸出電流值。
15.ー種驅(qū)動(dòng)電路，其特征在于，包含 ー個(gè)具有設(shè)計(jì)最大電壓V2的開關(guān)晶體管； ー個(gè)具有設(shè)計(jì)最大電壓Vl的共柵共源晶體管，所述共柵共源晶體管與所述開關(guān)晶體管串聯(lián)地源漏耦合； 一個(gè)耦合在中間電壓節(jié)點(diǎn)和所述共柵共源晶體管的柵極之間的電流源；以及其中，所述中間電壓節(jié)點(diǎn)配置成接收設(shè)定在所述驅(qū)動(dòng)電路的低供電電壓和高供電電壓Vhigh之間的中間電壓Vmed ;所述中間電壓Vmed符合如下條件a) Vmed < = V2和b)Vhigh-Vmed く= VI。
16.如權(quán)利要求15中所述的驅(qū)動(dòng)電路，其特征在于，所述共柵共源晶體管和所述開關(guān)晶體管都是η溝道晶體管。
17.如權(quán)利要求15中所述的驅(qū)動(dòng)電路，其特征在于，所述電流源具有一個(gè)小于所述開關(guān)晶體管的導(dǎo)通電流值的輸出電流值。
18.—種驅(qū)動(dòng)電路，其特征在于，包含 ー個(gè)具有設(shè)計(jì)最大電壓V2的開關(guān)晶體管； ー個(gè)具有設(shè)計(jì)最大電壓Vl的共柵共源晶體管，所述共柵共源晶體管與所述開關(guān)晶體管串聯(lián)地源漏耦合；以及 一個(gè)耦合在中間電壓節(jié)點(diǎn)和所述共柵共源晶體管的柵極之間的電流源； 其中，所述中間電壓節(jié)點(diǎn)配置成接收設(shè)定在所述驅(qū)動(dòng)電路的低供電電壓和高供電電壓Vhigh之間的中間電壓Vmed ;所述中間電壓Vmed符合如下條件a) Vmed < = Vl和b)Vhigh-Vmed <= V2。
19.如權(quán)利要求18中所述的驅(qū)動(dòng)電路，其特征在于，所述共柵共源晶體管和所述開關(guān)晶體管都是P溝道晶體管。
20.如權(quán)利要求18中所述的驅(qū)動(dòng)電路，其特征在于，所述電流源具有一個(gè)小于所述開關(guān)晶體管的導(dǎo)通電流值的輸出電流值。
專利摘要一種驅(qū)動(dòng)電路，包括一個(gè)具有設(shè)計(jì)最大電壓V2的開關(guān)晶體管和一個(gè)具有設(shè)計(jì)最大電壓V1的共柵共源晶體管，其中，所述共柵共源晶體管與所述開關(guān)晶體管串聯(lián)地源漏耦合。所述電路進(jìn)一步包括一個(gè)耦合在中間電壓節(jié)點(diǎn)和所述共柵共源晶體管的柵極之間的電流源。如果所述驅(qū)動(dòng)電路是一個(gè)低側(cè)驅(qū)動(dòng)器，則所述中間電壓節(jié)點(diǎn)接收一個(gè)設(shè)定為低于高供電電壓Vhigh，并且符合如下條件的中間電壓Vmeda)Vmed＜＝V2和b)Vhigh-Vmed＜＝V1。如果所述驅(qū)動(dòng)電路是一個(gè)高側(cè)驅(qū)動(dòng)器，則所述中間電壓節(jié)點(diǎn)接收一個(gè)設(shè)定為低于所述高供電電壓，并且符合如下條件的中間電壓Vmeda)Vmed＜＝V1和b)Vhigh-Vmed＜＝V2。所述電路能夠通過高側(cè)驅(qū)動(dòng)器和低側(cè)驅(qū)動(dòng)器的串聯(lián)耦合配置成一個(gè)推挽驅(qū)動(dòng)器。
文檔編號(hào)H02M1/088GK202488340SQ201120578259
公開日2012年10月10日 申請(qǐng)日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者崔正昊, 蔣明 申請(qǐng)人:意法半導(dǎo)體研發(fā)(上海)有限公司