專利名稱：超高壓信號(hào)接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，用于需要將高壓信號(hào)轉(zhuǎn)換為低壓信號(hào)的電路， 具體涉及一種超高壓信號(hào)接口電路。
背景技術(shù)：
DC/DC變換器以其優(yōu)良的性能，在衛(wèi)星、航天器、汽車、家用電器、通訊、測(cè)試測(cè)量 等領(lǐng)域得到了廣泛的應(yīng)用。在DC/DC變換器中，核心控制電路一般為低壓器件(工作電壓 ^ 5V)，而之外的電路大多為高壓器件(其工作電壓> 5V，為十幾伏、幾十伏甚至上百伏)。 需要一種簡單可靠、高速、低功耗的高壓接口電路將高壓信號(hào)轉(zhuǎn)換成低壓信號(hào)以完成各種 信號(hào)采集，同時(shí)接口電路要提供靜電防護(hù)等功能。目前，一般的數(shù)字信號(hào)電平轉(zhuǎn)換電路為柵輸入結(jié)構(gòu)，由于受工藝限制，可以轉(zhuǎn)換的 電壓范圍有限。輸入信號(hào)Vi的電平范圍為0 Vdd (電路的電源電壓)，而Vdd彡BVes (器件 的柵源擊穿電壓)，BVes是由工藝條件決定的。低壓核心控制電路一般采用低壓工藝制作， BVes較低，用低壓工藝設(shè)計(jì)的接口電路輸入信號(hào)的電平范圍較窄，電路應(yīng)用的范圍也受到限 制。若要提高數(shù)字信號(hào)電平轉(zhuǎn)換電路的輸入信號(hào)電平范圍，就要提高輸入管的BVes，輸 入管和功能電路有不同的工作電壓，為了適應(yīng)這種多電壓環(huán)境，工業(yè)界往往使用多種不同 柵氧化層厚度的晶體管。輸入管采用厚柵氧化層滿足輸入信號(hào)電平，低電源電壓下使用薄 柵氧化層工藝實(shí)現(xiàn)電路功能，這樣在核心控制電路里就存在兩種工藝，增加了工藝控制的 難度，其性能無法達(dá)到工藝的最優(yōu)，降低了器件可靠性和成品率，生產(chǎn)成本增加。而當(dāng)輸入 電壓高于40V時(shí)，厚柵氧化層工藝也無法解決信號(hào)直接輸入的問題。需要一種采用單一薄 柵氧化層工藝的晶體管電路實(shí)現(xiàn)高壓信號(hào)到低壓信號(hào)的轉(zhuǎn)換，來解決此類問題。

發(fā)明內(nèi)容
為實(shí)現(xiàn)高壓信號(hào)到低壓信號(hào)的轉(zhuǎn)換，并達(dá)到拓寬輸入電壓范圍、提高抗靜電能力， 本發(fā)明的目的是提供一種超高壓信號(hào)的接口電路，其輸入電壓范圍高于工藝極限電壓、抗 靜電能力優(yōu)于普通結(jié)構(gòu)，可直接作為單片插拔接口電路，亦容易作為模塊集成于電路中。為達(dá)到以上目的，本發(fā)明是采取如下技術(shù)方案予以實(shí)現(xiàn)的一種超高壓信號(hào)接口電路，包括電阻Rl、二極管D1和NMOS管Ml，輸入信號(hào)Vi由 電阻Rl —端輸入，電阻Rl的另一端連接NMOS管Ml的漏極和二極管Dl的陰極，二極管Dl 陽極接地，NMOS管Ml的襯底接地，NMOS管Ml的源極作為輸出端，輸出低壓信號(hào)Vo至核心 控制電路。上述方案中，所述的輸出端與地之間連接有靜電保護(hù)電路。所述的輸入信號(hào)Vi的電平范圍為0 (BVes-Vtta+BVDS)，其中BVes為核心控制電路 柵源擊穿電壓，Vtn為NMOS管Ml閾值電壓，BVds為NMOS管Ml漏源擊穿電壓。所述的輸出 信號(hào)Vo的電平范圍為0 (VrarVthn)，其中Vdd為核心控制電路的電源電壓。
采用本發(fā)明接口電路，輸入電壓范圍高于工藝柵源極限電壓、抗靜電能力優(yōu)于普 通結(jié)構(gòu)，可直接作為單片插拔接口電路，對(duì)于核心電路采用低壓薄柵工藝，接口采用厚柵工 藝的電路，可省略厚柵工藝步驟，直接采用低壓薄柵工藝完成整體電路制作，容易作為模塊 集成于電路中，實(shí)現(xiàn)了高壓信號(hào)到低壓信號(hào)的轉(zhuǎn)換，并拓寬了輸入電壓范圍(可以拓寬一 個(gè)BVds)、提高了抗靜電能力。


圖1是本發(fā)明提出的超高壓信號(hào)接口電路結(jié)構(gòu)(虛線部分)圖2是本發(fā)明電路的輸入輸出信號(hào)幅度圖3是一種應(yīng)用本發(fā)明的高壓脈沖計(jì)數(shù)電路的結(jié)構(gòu)框4是圖3高壓脈沖計(jì)數(shù)電路的信號(hào)波形圖5是一種應(yīng)用本發(fā)明的PWM型DC/DC電路中電流采樣電路圖6是圖5PWM型DC/DC電路中電流采樣電路的仿真波形
具體實(shí)施例方式以下結(jié)合附圖機(jī)具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。如圖1所示，一種超高壓信號(hào)接口電路，包括電阻Rl、二極管Dl和NMOS管M1組成。 輸入信號(hào)由Rl —端輸入，Rl的另一端連接Ml的漏極和二極管的陰極，二極管陽極接地，Ml 的襯底接地，Ml的源極作為電路的輸出端，輸出低壓信號(hào)。輸入信號(hào)Vi的電平范圍為0 (BVes-Vthn+BVDS)，其中BVes為核心控制電路(低壓電路)柵源擊穿電壓，Vtn為Ml管閾值電 壓，BVds為M1管漏源擊穿電壓。輸出信號(hào)的電平范圍為0 (VDD-Vtta)，可直接連接系統(tǒng)中 低電壓核心控制電路。圖1所示超高壓信號(hào)接口電路輸入輸出信號(hào)幅度如圖2所示。本發(fā)明具有的優(yōu)點(diǎn) 有1.如NMOS管Ml采用高壓管工藝制作(其BVds值遠(yuǎn)大于核心控制電路中低壓器 件的BVDS，BVes與低壓器件接近)，其輸入電壓可以達(dá)到超高電壓范圍，例如采用兼容500伏 DMOS的BCD (BIPOLAR、CMOS AND DMOS)工藝，輸入電壓最高可達(dá)到500V以上。2.信號(hào)通道為共柵放大結(jié)構(gòu)，對(duì)比共源放大結(jié)構(gòu)具有更優(yōu)的頻率特性。3.輸入信號(hào)無論對(duì)地或電源都沒有直流通道，其靜態(tài)電流幾乎為零。4. Ml漏極抗靜電能力要遠(yuǎn)遠(yuǎn)優(yōu)于柵極，并且輸入串入了一個(gè)電阻R1，進(jìn)一步提高 了抗靜電水平，輸出還可兼容標(biāo)準(zhǔn)的靜電保護(hù)電路，加強(qiáng)對(duì)低壓核心控制電路的靜電防護(hù)。5. 二極管Dl提供過電壓范圍保護(hù)功能。本發(fā)明適用于有效信號(hào)幅度范圍為0 VDD_Vtn，在此范圍內(nèi)輸入信號(hào)沒有損失，可 應(yīng)用于數(shù)字以及模擬信號(hào)的傳輸，高于VDD-Vtn的信號(hào)電平則被壓縮成vDD-vtn。以下為兩個(gè)應(yīng)用實(shí)例如圖3所示，一種應(yīng)用本發(fā)明電路作為輸入接口的高壓脈沖計(jì)數(shù)電路。輸入信號(hào)由R1的一端輸入，經(jīng)由R1的另一端輸出到虬的漏極,M1的源極輸出。當(dāng) 輸入信號(hào)高于電源電壓Vdd，輸入電壓Vtj = Nw-NtM的閾值電壓)；輸入信號(hào)低于電源電壓 Vdd時(shí)，Vtj = Vi。設(shè)Vdd = 5V，M1管為高壓NMOS管(柵源擊穿電壓BVes = 8V，漏源擊穿電壓BVds = 25V)，采用國內(nèi)某工藝線工藝模型進(jìn)行模擬仿真。輸入輸出信號(hào)仿真波形如圖4所 示，圓圈部分為輸入幅度200mV脈沖時(shí)，輸入輸出波形的放大顯示。仿真說明當(dāng)輸入信號(hào)Vin低于高壓》5管虬的柵電位Vdd = 5V時(shí)，信號(hào)傳輸沒有 電平損失，V。= Vin ；當(dāng)輸入信號(hào)高于高壓MOS管Ml的柵電位時(shí)，輸入信號(hào)被壓縮至VDD-Vtn， 成功完成了信號(hào)的高低電平轉(zhuǎn)換傳輸。如圖5所示，一種應(yīng)用本發(fā)明作為接口電路的PWM型DC/DC電路中電流采樣電路， 功率MOS管M2導(dǎo)通電流通過電阻Rsc采樣以實(shí)現(xiàn)功率管關(guān)斷或過流保護(hù)功能，正常的采樣 信號(hào)電平幅度不會(huì)超過IV，但在采樣電阻開路時(shí)，信號(hào)電平升高到M2管驅(qū)動(dòng)電壓減去一個(gè) 管子閾值，通常會(huì)達(dá)到IOV以上，這樣MOS結(jié)構(gòu)的比較器輸入端必須采用厚柵高壓器件制 作，其性能無法達(dá)到工藝的最優(yōu)。采用本發(fā)明電路作為接口電路，可直接采用低壓工藝器件設(shè)計(jì)比較器，達(dá)到更好 的參數(shù)指標(biāo)。當(dāng)采樣電阻正常時(shí)，采樣信號(hào)幅度低于VDDL-Vtn，信號(hào)傳輸沒有電平損失；當(dāng) 采樣電阻開路時(shí)，接口電路能將其限制到VDDL-Vtn,達(dá)到異常下可靠保護(hù)的目的。圖6為圖5電路的仿真輸入輸出波形，圓圈部分為輸入幅度200mV脈沖時(shí)，輸入 輸出波形的放大顯示。當(dāng)輸入信號(hào)高于NMOS管的柵電位VDDL時(shí)，輸出信號(hào)電平幅度為 VDDL-Vtn，但當(dāng)輸入信號(hào)電平低于NMOS管的柵電位VDDL時(shí)，輸出信號(hào)完全跟隨輸入信號(hào)。
權(quán)利要求
一種超高壓信號(hào)接口電路，其特征在于，包括電阻R1、二極管D1和NMOS管M1，輸入信號(hào)Vi由電阻R1一端輸入，電阻R1的另一端連接NMOS管M1的漏極和二極管D1的陰極，二極管D1陽極接地，NMOS管M1的襯底接地，NMOS管M1的源極作為輸出端，輸出低壓信號(hào)Vo至核心控制電路。
2.如權(quán)利要求1所述的超高壓信號(hào)接口電路，其特征在于，所述的輸出端與地之間連 接有靜電保護(hù)電路。
3.如權(quán)利要求1所述的超高壓信號(hào)接口電路，其特征在于，所述的輸入信號(hào)Vi的電平 范圍為O (BVes-Vthn+BVDS)，其中BVes為核心控制電路柵源擊穿電壓，Vtn為NMOS管Ml閾 值電壓，BVds為NMOS管Ml漏源擊穿電壓。
4.如權(quán)利要求1所述的超高壓信號(hào)接口電路，其特征在于，所述的輸出低壓信號(hào)Vo的 電平范圍為O (VrarVthn)，其中Vdd為核心控制電路的電源電壓。
全文摘要
本發(fā)明公開了一種超高壓信號(hào)接口電路，其特征在于，包括電阻R1、二極管D1和NMOS管M1，輸入信號(hào)Vi由電阻R1一端輸入，電阻R1的另一端連接NMOS管M1的漏極和二極管D1的陰極，二極管D1陽極接地，NMOS管M1的襯底接地，NMOS管M1的源極作為輸出端，輸出低壓信號(hào)Vo至核心控制電路。本發(fā)明接口電路，輸入電壓范圍高于工藝柵源極限電壓、抗靜電能力優(yōu)于普通結(jié)構(gòu)，可直接作為單片插拔接口電路，亦容易作為模塊集成于電路中，實(shí)現(xiàn)了高壓信號(hào)到低壓信號(hào)的轉(zhuǎn)換，并拓寬了輸入電壓范圍提高了抗靜電能力。
文檔編號(hào)H02M1/32GK101895195SQ201010215240
公開日2010年11月24日 申請(qǐng)日期2010年7月1日 優(yōu)先權(quán)日2010年7月1日
發(fā)明者姜洪雨, 王勇 申請(qǐng)人:中國航天科技集團(tuán)公司第九研究院第七七一研究所