半導體器件、布局設計和用于制造半導體器件的方法
【專利摘要】一種半導體器件包括第一互連結構。第一互連結構包括第一互連部分、第二互連部分和第三互連部分。第一互連部分具有寬度和長度。第二互連部分的寬度小于第一互連部分的長度。第二互連部分連接至第一互連部分。第三互連部分的寬度小于第二互連部分的寬度。第三互連部分連接至第二互連部分。本發(fā)明涉及半導體器件、布局設計和用于制造半導體器件的方法。
【專利說明】
半導體器件、布局設計和用于制造半導體器件的方法
技術領域
[0001]本發(fā)明涉及半導體器件、布局設計和用于制造半導體器件的方法。
【背景技術】
[0002]微型化集成電路(IC)中的最新趨勢已經(jīng)產(chǎn)生消耗更少的功率但以更高的速度提供更多的功能的更小的器件。然而，微型化工藝也已導致更嚴格的設計和制造規(guī)范以及可靠性挑戰(zhàn)。為了實現(xiàn)一個或多個這些優(yōu)勢，研究IC設計和/或制造中的各種開發(fā)。應力迀移(SM)是在集成電路金屬化中發(fā)生的源于晶界之間的空隙的形成的故障機理。隨著IC的尺寸進一步減小，發(fā)現(xiàn)互連結構中的新SM故障模式影響IC性能和/或可靠性。

【發(fā)明內容】

[0003]為了解決現(xiàn)有技術中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種半導體器件，包括:第一互連結構，包括:第一互連部分，具有寬度和長度；第二互連部分，所述第二互連部分的寬度小于所述第一互連部分的長度，其中，所述第二互連部分連接至所述第一互連部分；以及第三互連部分，所述第三互連部分的寬度小于所述第二互連部分的寬度，其中，所述第三互連部分連接至所述第二互連部分。
[0004]在上述半導體器件中，所述第一互連部分的寬度至少大于所述第一互連部分的最小設計寬度的6倍；以及其中，所述第二互連部分的寬度至少大于所述第一互連部分的最小設計寬度的1.5倍。
[0005]在上述半導體器件中，所述第二互連部分的長度至少大于所述第一互連部分的寬度的三分之一。
[0006]在上述半導體器件中，還包括:第一結構；以及第二結構，其中，所述第一結構與所述第二結構不重疊，并且其中，所述第一互連結構位于所述第一結構和所述第二結構上方并且連接至所述第一結構或所述第二結構。
[0007]在上述半導體器件中，還包括:連接至所述第一互連結構的第二互連結構。
[0008]在上述半導體器件中，所述第一互連結構和所述第二互連結構位于同一互連層上。
[0009]在上述半導體器件中，所述第二互連結構包括:第四互連部分，具有長度；以及第五互連部分，具有寬度，其中，所述第五互連部分連接至所述第三互連部分和所述第四互連部分，其中，所述第五互連部分的寬度小于所述第四互連部分的長度。
[0010]在上述半導體器件中，所述第一互連結構和所述第二互連結構位于不同的互連層上，并且所述第一互連結構通過至少一個通孔連接至所述第二互連結構。
[0011]在上述半導體器件中，所述第一互連部分、所述第二互連部分和所述第三互連部分布置成L形、T形或梳形。
[0012]根據(jù)本發(fā)明的另一方面，還提供了一種集成電路設計系統(tǒng)，包括:非暫時性存儲介質，所述非暫時性存儲介質配置為存儲半導體器件的布局設計和指令集，所述布局設計包括:第一互連結構布局圖案，與形成所述半導體器件的第一互連結構相關，其中，所述第一互連結構布局圖案包括:第一互連部分布局圖案，與形成所述半導體器件的第一互連部分相關，其中，所述第一互連部分布局圖案具有寬度和長度；第二互連部分布局圖案，與形成所述半導體器件的第二互連部分相關，其中，所述第二互連部分布局圖案的寬度小于所述第一互連部分布局圖案的長度，并且其中，所述第二互連部分布局圖案連接至所述第一互連部分布局圖案；以及第三互連部分布局圖案，與形成所述半導體器件的第三互連部分相關，其中，所述第三互連部分布局圖案的寬度小于所述第二互連部分布局圖案的寬度，其中，所述第三互連部分布局圖案連接至所述第二互連部分布局圖案；其中，所述指令集是用于基于原始電路設計和所述半導體器件的所述布局設計來生成集成電路布局；以及硬件處理器，與所述非暫時性存儲介質通信連接并且配置為執(zhí)行所述指令集。
[0013]在上述集成電路設計系統(tǒng)中，所述指令集用于生成所述第一互連部分布局圖案的寬度，所述第一互連部分布局圖案的寬度至少大于所述第一互連部分布局圖案的最小設計寬度的6倍；以及其中，所述指令集用于生成所述第二互連部分布局圖案的寬度，所述第二互連部分布局圖案的寬度至少大于所述第一互連部分布局圖案的所述最小設計寬度的1.5倍。
[0014]在上述集成電路設計系統(tǒng)中，所述指令集用于生成所述第二互連部分布局圖案，所述第二互連部分布局圖案的長度至少大于所述第一互連部分布局圖案的寬度的三分之
O
[0015]在上述集成電路設計系統(tǒng)中，所述布局設計還包括:與形成所述半導體器件的第二互連結構相關的第二互連結構布局圖案，其中，所述第二互連結構布局圖案連接至所述第一互連結構。
[0016]在上述集成電路設計系統(tǒng)中，所述指令集用于生成所述第二互連結構布局圖案，所述第二互連結構布局圖案包括:第四互連部分布局圖案，與形成所述半導體器件的第四互連部分相關，其中，所述第四互連部分布局圖案具有長度，以及第五互連部分布局圖案，與形成所述半導體器件的第五互連部分相關，其中，所述第五互連部分布局圖案具有寬度，其中，所述第五互連部分布局圖案連接至所述第三互連部分布局圖案和所述第四互連部分布局圖案，其中，所述第五互連部分布局圖案的寬度小于所述第四互連部分布局圖案的長度。
[0017]在上述集成電路設計系統(tǒng)中，所述指令集用于生成位于不同的互連層上的所述第一互連結構布局圖案和所述第二互連結構布局圖案，并且其中，所述指令集用于生成通過至少一個通孔布局圖案連接至所述第二互連結構布局圖案的所述第一互連結構布局圖案。
[0018]在上述集成電路設計系統(tǒng)中，所述指令集用于生成布置成L形、T形或梳形的所述第一互連結構布局圖案、所述第二互連結構布局圖案和所述第三互連結構布局圖案。
[0019]根據(jù)本發(fā)明的又一方面，還提供了一種制造半導體器件的方法，包括:在絕緣層中形成第一開口，其中，所述第一開口具有寬度和長度；在所述絕緣層中形成第二開口，其中，所述第二開口的寬度小于所述第一開口的長度，并且所述第二開口連接至所述第一開口 ；在所述絕緣層中形成第三開口，其中，所述第三開口的寬度小于所述第二開口的寬度，并且所述第三開口連接至所述第二開口；以及用導電材料填充所述第一開口、所述第二開口和所述第三開口。
[0020]在上述方法中，還包括:在所述絕緣層中形成通孔，其中，所述通孔連接至所述導電材料。
[0021 ] 在上述方法中，還包括:在另一絕緣層中形成通孔，其中，所述通孔連接至所述導電材料。
[0022]在上述方法中，還包括:平坦化所述導電材料的頂面，其中，所述導電材料的所述頂面與所述絕緣層的頂面共面。
【附圖說明】
[0023]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0024]圖1是根據(jù)一個或多個實施例的半導體器件的頂視圖。
[0025]圖2是根據(jù)一個或多個實施例的半導體器件的布局圖的部分。
[0026]圖3是根據(jù)一個或多個實施例的半導體器件的布局圖的部分。
[0027]圖4是根據(jù)一個或多個實施例的半導體器件的布局圖的部分。
[0028]圖5是根據(jù)一個或多個實施例的半導體器件的布局圖的部分。
[0029]圖6是根據(jù)一個或多個實施例的布局生成器的框圖。
[0030]圖7是根據(jù)一個或多個實施例的生成布局設計的方法的流程圖。
[0031]圖8是根據(jù)一個或多個實施例的制造半導體器件的方法的流程圖。
【具體實施方式】
[0032]以下公開內容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0033]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0034]半導體器件包括第一互連結構。第一互連結構包括第一互連部分、第二互連部分和第三互連部分。第一互連部分具有寬度和長度。第二互連部分的寬度小于第一互連部分的長度。第二互連部分連接至第一互連部分。第三互連部分的寬度小于第二互連部分的寬度。第三互連部分連接至第二互連部分。
[0035]圖1是根據(jù)一個或多個實施例的半導體器件100的頂視圖。半導體器件100包括通過第一互連結構106連接至第二結構104的第一結構102。半導體器件100還包括連接至第一互連結構106的第二互連結構108和第三互連結構110。在一些實施例中，第一互連結構106通過第一導電線120連接至第二互連結構108。第一互連結構106通過第二導電線122連接至第一結構102。第一互連結構106通過第三導電線124連接至第二結構104。在一些實施例中，第一互連結構106通過第四導電線126連接至第三互連結構110。半導體器件100還包括隔離區(qū)105，隔離區(qū)105位于至少由第一結構102和第二結構104限定的區(qū)域外側。
[0036]第一結構102是電路元件的至少一部分。在一些實施例中，第一結構102包括一個以上的氧化物擴散(OD)區(qū)。OD區(qū)稱為襯底的有源區(qū)。在一些實施例中，第一結構102包括一個以上的多晶硅結構。在一些實施例中，第一結構102是整體的電路元件。在一些實施例中，第一結構102是互連結構的較低或較高層級。在一些實施例中，第一結構102包括一個以上的有源元件和/或無源元件。有源元件的實例包括但不限于晶體管和二極管。晶體管的實例包括但不限于金屬氧化物半導體場效應晶體管(MOSFET)、互補金屬氧化物半導體(CMOS)晶體管、雙極結型晶體管(BJT)、高壓晶體管、高頻晶體管、ρ溝道和/或η溝道場效應晶體管(PFET/NFET)等)、FinFET、和具有突起的源極/漏極的平面MOS晶體管。無源元件的實例包括但不限于電容器、電感器、熔絲和電阻器。第一結構102配置成沿著方向X延伸。第一結構102通過第二導電線122連接至第一互連結構106。
[0037]第二結構104是電路元件的至少一部分。在一些實施例中，第二結構104包括一個以上的OD區(qū)。在一些實施例中，第二結構104包括一個以上的多晶硅結構。在一些實施例中，第二結構104是完整的電路元件。在一些實施例中，第二結構104包括互連結構的較低或較高層。在一些實施例中，第二結構104包括一個以上的有源元件和/或無源元件。第二結構104配置成沿著方向X延伸。第二結構104通過第三導電線124連接至第一互連結構 106。
[0038]隔離區(qū)105位于至少由第一結構102和第二結構104限定的區(qū)域夕卜側。隔離區(qū)105環(huán)繞至少第一結構102或第二結構104。在一些實施例中，第一結構102或第二結構104的至少一個結構與隔離區(qū)105非重疊。
[0039]第一互連結構106包括第一互連部分106a和第二互連部分106b。
[0040]第一互連結構106配置為連接第一結構102和第二結構104。第一互連結構106連接至第二互連結構108。在一些實施例中，第一互連結構106通過第一導電線120連接至第二互連結構108。在一些實施例中，第一互連結構106直接連接至第二互連結構108 (例如，無需第一導電線120)。第一互連結構106連接至第三互連結構110。在一些實施例中，第一互連結構106通過第四導電線126連接至第三互連結構110。在一些實施例中，第一互連結構106直接連接至第三互連結構110(例如，無需第四導電線126)。
[0041]第一互連結構106在第一結構102或第二結構104上方。在一些實施例中，第一互連結構106與第一結構102或第二結構104重疊。在一些實施例中，第一互連結構106配置為在方向X上延伸。在一些實施例中，第一互連結構106配置為在方向Y上延伸。在一些實施例中，第一互連結構106與第二互連結構108或第三互連結構110重疊。在一些實施例中，第一互連結構106與第二互連結構108或第三互連結構110位于同一互連層上。位于同一互連層上的元件與襯底的頂面間隔基本相等的距離。在一些實施例中，第一互連結構106與第二互連結構108或第三互連結構110位于不同的互連層上。在一些實施例中，第一互連結構106通過一個以上的層與第二互連結構108或第三互連結構110分離。
[0042]在一些實施例中，第一互連結構106布置成T形或L形。在一些實施例中，第一互連結構106布置成梳形，從而使得第一互連結構106包括連接至中心部分(例如，第一互連部分106a)的一個以上的側部(例如，第二互連部分106b)。在一些實施例中，一個以上的側部(例如，第二互連部分106b)從中心部分(例如，第一互連部分106a)在方向X上延伸。在一些實施例中，一個以上的側部(例如，第二互連部分106b)布置成平行結構。
[0043]第一互連結構106包括導電材料。在一些實施例中，第一互連結構106包括金屬。在一些實施例中，第一互連結構106包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第一互連結構106包括一個以上的導電部分。在一些實施例中，第一互連結構106配置為數(shù)據(jù)線以攜帶數(shù)據(jù)信號。在一些實施例中，第一互連結構106配置為電源線以攜帶電源電壓或接地參考電壓。
[0044]第一互連部分106a配置為連接第一結構102和第二結構104。第一互連部分106a和第二互連部分106b連接至第二互連結構108。在一些實施例中，第一互連部分106a通過第二互連部分106b和第一導電線120連接至第二互連結構108。在一些實施例中，第一互連部分106a通過第二互連部分106b連接至第二互連結構108 (例如，無需第一導電線120)。第一互連部分106a連接至第三互連結構110。在一些實施例中，第一互連部分106a通過第四導電線126連接至第三互連結構110。
[0045]第一互連部分106a位于第一結構102或第二結構104上方。在一些實施例中，第一互連部分106a與第一結構102或第二結構104重疊。第一互連部分106a配置為在與方向X垂直的方向Y上延伸。第一互連部分106a具有沿方向X可測量的第一寬度W。
[0046]在一些實施例中，第一互連部分106a與第三互連結構110重疊。在一些實施例中，第一互連部分106a與第二互連結構108或第三互連結構110位于同一互連層上。在一些實施例中，第一互連部分106a與第二互連結構108或第三互連結構110位于不同的互連層上。在一些實施例中，第一互連部分106a通過一個以上的層與第二互連結構108或第三互連結構110分離。
[0047]在一些實施例中，第一互連部分106a包括導電材料。在一些實施例中，第一互連部分106a包括金屬。在一些實施例中，第一互連部分106a包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第一互連部分106a包括一個以上的導電部分。
[0048]第二互連部分106b直接連接至第一互連部分106a。第二互連部分106b與第一互連部分106a位于同一互連層上。在一些實施例中，第二互連部分106b和第一互連部分106a 一體形成。在一些實施例中，將第二互連部分106b和第一互連部分106a稱為鼻狀結構。在一些實施例中，將第二互連部分106b稱為分支線結構。在一些實施例中，第一互連部分106a和第二互連部分106b布置成T形或L形。在一些實施例中，第一互連部分106a和第二互連部分106b布置成梳形形狀，從而使得兩個以上的第二互連部分106b連接至第一互連部分106a的側部。在一些實施例中，一個以上的第二互連部分106b連接至第一互連部分106a的第一側，和一個以上的第二互連部分106b連接至第一互連部分106a的第二偵U。在一些實施例中，第一側相對于第二側是第一互連部分106a的相對側。在一些實施例中，一個以上的第二互連部分106b從第一互連部分106a在方向X或方向-X上延伸。在一些實施例中，兩個以上的第二互連部分106b布置成平行結構。
[0049]在一些實施例中，第二互連部分106b通過第一導電線120連接至第二互連結構108。在一些實施例中，第二互連部分106b直接連接至第二互連結構108 (例如，無需第一導電線120)。第二互連部分106b通過第一互連部分106a直接連接至第三互連結構110。在一些實施例中，第二互連部分106b和第一互連部分106a通過第四導電線126連接至第三互連結構110。
[0050]第二互連部分106b位于第一結構102或第二結構104上方。在一些實施例中，第二互連部分106b與第一結構102或第二結構104重疊。第二互連部分106b配置為從第一互連部分106a的側部在方向X上延伸。在一些實施例中，第二互連部分106b與第二互連結構108重疊。在一些實施例中，第二互連部分106b與第二互連結構108或第三互連結構110位于同一互連層上。在一些實施例中，第二互連部分106b與第二互連結構108或第三互連結構110位于不同的互連層上。在一些實施例中，第二互連部分106b通過一個以上的層與第二互連結構108或第三互連結構110分隔開。
[0051]在一些實施例中，第二互連部分106b包括導電材料。在一些實施例中，第二互連部分106b包括金屬。在一些實施例中，第二互連部分106b包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第二互連部分106b包括一個以上的導電部分。
[0052]第二互連結構108位于第一結構102或第二結構104上方。在一些實施例中，第二互連結構108與第一結構102或第二結構104重疊。在一些實施例中，第二互連結構108配置為在方向X上延伸。在一些實施例中，第二互連結構108配置為在方向Y上延伸。在一些實施例中，第二互連結構108與第一互連結構106重疊。在一些實施例中，第二互連結構108與第三互連結構110位于同一互連層上。在一些實施例中，第二互連結構108與第三互連結構110位于不同的互連層上。在一些實施例中，第二互連結構108通過一個以上的層與第一互連結構106或第三互連結構110分隔開。在一些實施例中，第二互連結構108與第一結構102、第二結構104或第三互連結構110布置成平行結構。
[0053]在一些實施例中，第二互連結構108包括導電材料。在一些實施例中，第二互連結構108包括金屬。在一些實施例中，第二互連結構108包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第二互連結構108包括一個以上的導電部分。在一些實施例中，第二互連結構108與第一互連結構106是相同的材料。在一些實施例中，第二互連結構108配置成數(shù)據(jù)線以攜帶數(shù)據(jù)信號。在一些實施例中，第二互連結構108配置成電源線以攜帶電源電壓或接地參考電壓。
[0054]第三互連結構110位于第一結構102或第二結構104上方。在一些實施例中，第三互連結構I1與第一結構102或第二結構104重疊。在一些實施例中，第三互連結構110配置為在方向X上延伸。在一些實施例中，第三互連結構110配置為在方向Y上延伸。在一些實施例中，第三互連結構110與第一互連結構106或第二互連結構108重疊。在一些實施例中，第三互連結構110通過一個以上的層與第二互連結構108或第一互連結構106分隔開。
[0055]在一些實施例中，第三互連結構110包括導電材料。在一些實施例中，第三互連結構I1包括金屬。在一些實施例中，第三互連結構110包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第三互連結構110包括一個以上的導電部分。在一些實施例中，第三互連結構110配置成數(shù)據(jù)線以攜帶數(shù)據(jù)信號。在一些實施例中，第三互連結構110配置成電源線以攜帶電源電壓或接地參考電壓。
[0056]第一導電線120配置為在第二互連結構108和第一互連結構106之間提供電連接。在一些實施例中，第一導電線120是金屬線、通孔、硅通孔(TSV)、層間通孔(ILV)、槽通孔、通孔的陣列、或其他合適的導電線。在一些實施例中，第一導電線120包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或其他合適的導電材料。在一些實施例中，第一導電線120包括一個以上的導電線部分。在一些實施例中，第一導電線120位于第一互連結構106上方。在一些實施例中，第一導電線120位于第一互連結構106下方。
[0057]第二導電線122配置為在第一結構102和第一互連結構106之間提供電連接。在一些實施例中，第二導電線122是接觸插塞、金屬線、通孔、TSV、ILV、槽通孔、通孔的陣列或其他合適的導電線。在一些實施例中，第二導電線122包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或其他合適的導電材料。在一些實施例中，第二導電線122包括一個以上的導電部分。第二導電線122在第一互連結構106下方。
[0058]第三導電線124配置為在第二結構104和第一互連結構106之間提供電連接。在一些實施例中，第三導電線124是接觸插塞、金屬線、通孔、TSV、ILV、槽通孔、通孔的陣列或其他合適的導電線。在一些實施例中，第三導電線124包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或其他合適的導電材料。在一些實施例中，第三導電線124包括一個以上的導電線部分。第三導電線124在第一互連結構106下方。第四導電線126配置為在第三互連結構110和第一互連結構106之間提供電連接。在一些實施例中，第四導電線126是接觸插塞、金屬線、通孔、TSV、ILV、槽通孔、通孔的陣列或其他合適的導電線。在一些實施例中，第四導電線126包括銅、鋁、鎳、鈦、鎢、鈷、碳、其合金或其他合適的導電材料。在一些實施例中，第四導電線126包括一個以上的導電線部分。在一些實施例中，第四導電線126位于第一互連結構106上方。在一些實施例中，第四導電線126位于第一互連結構106下方。
[0059]圖2是根據(jù)一個或多個實施例的半導體器件的布局圖200的部分。在一些實施例中，第一互連結構201是圖1所示的第一互連結構106的實施例。在一些實施例中，第一互連部分202是圖1所示的第一互連部分106a的實施例。在一些實施例中，第二互連部分204是圖1所示的第二互連部分106b的實施例。在一些實施例中，第一導電線206是圖1所示的第一導電線120的實施例。雖然在布局圖200的體系結構設計中沒有示出，但是圖2的體系結構設計足以制造圖1的半導體器件100中獨立地示出的每個結構等。本領域普通技術人員將會認識到，可使用本文中描述的一個以上的布局圖案以制備掩模組，可進而使用掩模組來制造半導體器件。半導體器件100的布局圖200是修改以形成其他布局結構的基礎，諸如本文中描述的那些，例如，圖3至圖5。
[0060]第一互連部分202配置成在方向Y上延伸。第一互連部分202具有沿著方向Y可測量的第一長度L。第一互連部分202具有沿著方向X可測量的第一寬度W。
[0061]第一互連部分202具有沿著方向X可測量的最小設計寬度Wgj、。最小設計寬度Wg,j、是針對給定的技術節(jié)點尺寸和恒定的制造產(chǎn)量能夠被可靠地制造的第一互連部分202的最小寬度。在一些實施例中，由鑄造廠限定最小設計寬度Wg/j、。在一些實施例中，由設計規(guī)則限定最小設計寬度wg/>?；诩夹g節(jié)點尺寸限定最小設計寬度wg/>。例如，隨著技術節(jié)點尺寸減小，最小設計寬度wg/>也減小。
[0062]在一些實施例中，第一寬度W大于最小寬度Wg/j、。在一些實施例中，如公式I所示，第一寬度W至少大于第一互連部分202的最小設計寬度Wg/>的六倍。
[0063]通過公式I，第一互連部分202的第一寬度W表不為:
[0064]W 彡 6XW最小(I)
[0065]其中，W是第一互連部分202的寬度，并且胃@、是第一互連部分202的最小設計寬度。
[0066]第二互連部分204具有沿著方向Y可測量的寬度BW。第二互連部分204具有沿著方向X可測量的長度BL。在一些實施例中，從第一互連部分202的邊緣沿著方向X至第一導電線206的邊緣可測量長度BL。在一些實施例中，當導電線(例如，第一導電線206)不直接連接至第二互連部分204時，從第一互連部分202的邊緣沿著方向X至第一導電線206的邊緣可測量長度BL。第二互連部分204的寬度BW小于第一互連部分202的第一長度L。在一些實施例中，如公式2所表示的，寬度BW至少大于第一互連部分202的最小設計寬度ffg/Js 的 1.5 倍。
[0067]通過公式2，第二互連部分204的寬度BW表示為:
[0068]BW 彡 1.5 XW最小(2)
[0069]其中，BW是第二互連部分204的寬度和、是第一互連部分202的最小設計寬度。
[0070]第一導電線206具有沿著方向Y可測量的通孔寬度BWV。在一些實施例中，第一導電線206的通孔寬度BWV小于第二互連部分204的寬度BW。在一些實施例中，第一導電線206的通孔寬度BWV等于第二互連部分204的寬度BW。
[0071]圖3是根據(jù)一個或多個實施例的半導體器件的布局圖300的部分。在一些實施例中，布局圖300是圖2所示的布局圖200的實施例。如圖3所示，相似的元件具有如圖2所示的相同的參考標號。與布局圖200 (如圖2所示)相比較，布局圖300也包括第三互連部分304。在一些實施例中，第一互連結構301是圖1中的第一互連結構106。在一些實施例中，第一互連結構301是圖2中的第一互連結構201。
[0072]第一互連結構301包括第一互連部分202、第二互連部分302和第三互連部分304。
[0073]在一些實施例中，第一互連部分202是圖1中的第一互連部分106a。在一些實施例中，第二互連部分302是圖1中的第二互連部分106b。在一些實施例中，第二互連部分302是圖2中的第二互連部分204。在一些實施例中，第三互連部分304是圖1中的第二互連部分106b。在一些實施例中，第一導電線206是圖1中的第一導電線120。盡管在布局圖300的體系結構設計中沒有示出，但是圖3的體系結構設計足以制造圖1的布局圖100中獨立地示出的每個結構等。
[0074]第二互連部分302具有沿著方向Y可測量的寬度BW2。在一些實施例中，第二互連部分302的寬度BW2小于第一互連部分202的第一長度L。在一些實施例中，如公式3表示，寬度BW2至少大于第一互連部分202的最小設計寬度Wg/>的1.5倍。
[0075]通過公式3，第二互連部分302的寬度BW2表示為:
[0076]BW2>L5XW^、(3)
[0077]其中，BW2是第二互連部分302的寬度和、是第一互連部分202的最小設計寬度。
[0078]第二互連部分302具有從第二互連部分302的側部沿著方向X至第一互連部分202的側部可測量的長度BL2。在一些實施例中，如通過公式4所示，長度BL2至少大于第一互連部分202的第一寬度W的三分之一。
[0079]通過公式4，第二互連部分302的長度BL2表示為:
[0080]BL2 彡 W/3 (4)
[0081]其中，BL2是第二互連部分302的長度和W是第一互連部分202的寬度。
[0082]第三互連部分304直接連接至第二互連部分302。第三互連部分304與第一互連部分202和第二互連部分302位于同一互連層上。在一些實施例中，第三互連部分304、第二互連部分302和第一互連部分202 —體形成。在一些實施例中，將第三互連部分304、第二互連部分302和第一互連部分202稱為鼻狀結構。在一些實施例中，將第三互連部分304和第二互連部分302稱為分支線結構。在一些實施例中，第三互連部分304、第二互連部分302和第一互連部分202布置成T形或L形。在一些實施例中，一個以上的第二互連部分302和相應的第三互連部分304在方向X上從第一互連部分202延伸。在一些實施例中，第三互連部分304、第二互連部分302和第一互連部分202布置成梳形形狀，從而使得兩個以上的第三互連部分304和相應的第二互連部分302連接至第一互連部分202的側部。在一些實施例中，一個以上的第二互連部分302和相應的第三互連部分304連接至第一互連部分202的第一側，和一個以上的第二互連部分302和相應的第三互連部分304連接至第一互連部分202的第二側。在一些實施例中，第一側相對于第二側是第一互連部分202的相對側。在一些實施例中，一個以上的第二互連部分302和相應的第三互連部分304連接至第一互連部分202的第一側，和一個以上的第二互連部分302連接至第一互連部分202的第一側或第二側。在一些實施例中，兩個以上的第二互連部分302和相應的第三互連部分304布置成平行結構。
[0083]第三互連部分304配置成將第一互連部分202和第二互連部分302連接至其他結構(例如，圖1所示的第二互連結構108)。在一些實施例中，第三互連部分304通過第一導電線206連接至其他結構(例如，圖1所示的第二互連結構108)。在一些實施例中，第三互連部分304直接連接至其他結構(例如，圖1所示的第二互連結構108)而無需第一導電線206。在一些實施例中，第三互連部分304與其他結構(例如，圖1所示的第二互連結構108)重疊。在一些實施例中，其他結構(例如，圖1所示的第二互連結構108)與第三互連部分304重疊。
[0084]第三互連部分304配置為在方向X上延伸。第三互連部分304具有沿著方向Y可測量的寬度BWl。第三互連部分304具有沿著方向X可測量的長度BLl。在一些實施例中，沿著方向X從第二互連部分302的側部至第一導電線206的側部可測量長度BLl。
[0085]在一些實施例中，當導電線(例如，第一導電線206)不直接連接至第三互連部分304時，沿著方向X從第二互連部分302的側部至第一導電線206的側部可測量長度BLl。第三互連部分304的寬度BWl小于第二互連部分302的寬度BW2。在一些實施例中，第三互連部分304的寬度BWl等于第一導電線206的通孔寬度BWV(圖2中所示)。
[0086]在一些實施例中，第三互連部分304包括導電材料。在一些實施例中，第三互連部分304包括金屬。在一些實施例中，第三互連部分304包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第三互連部分304包括一個以上的導電部分。
[0087]圖4是根據(jù)一個或多個實施例的半導體器件的布局圖400的部分。在一些實施例中，布局圖400是圖2中的布局圖200。在一些實施例中，布局圖400是圖3中的布局圖300。如圖4所示，相似的元件具有如圖2和圖3所示的相同的參考標號。
[0088]相比于布局圖300 (如圖3所示)，布局圖400也包括第二導電線406。在一些實施例中，第二導電線406是圖1中的第一導電線106。第二導電線406與圖2所示的第一導電線206類似。在一些實施例中，第二導電線406具有與第一導電線206相同的尺寸和材料。
[0089]第二導電線406連接至第三互連結構304。第二導電線406配置為在第三互連結構304和其他結構(例如，圖1所示的第二互連結構108)之間提供電連接。在一些實施例中，第二導電線406是金屬線、通孔、硅通孔(TSV)、層間通孔(ILV)、槽通孔、通孔的陣列、或其他合適的導電線。在一些實施例中，第二導電線406包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第二導電線406包括一個以上的導電部分。
[0090]在一些實施例中，第二導電線406位于第三互連部分304上方。在一些實施例中，第二導電線406位于第三互連部分304下方。在一些實施例中，第二導電線406與第一導電線206位于同一互連層上。在一些實施例中，第二導電線406與第一導電線206位于不同的互連層上。在一些實施例中，第二導電線406和第一導電線206配置為提供至同一結構的電連接。在一些實施例中，第二導電線406和第一導電線206配置為提供至不同的結構的電連接。雖然圖4包括兩條導電線(例如，第一導電線206和第二導電線406)，布局圖400是修改以形成包括兩個以上的導電線的其他布局結構的基礎。
[0091]圖5是根據(jù)一個或多個實施例的半導體器件的布局圖500的部分。在一些實施例中，布局圖500是圖2中的布局圖200。在一些實施例中，布局圖500是圖3中的布局圖300。在一些實施例中，布局圖500是圖4中的布局圖400。如圖5所示，相似的元件具有如圖2和圖3所不的相同的參考標號。
[0092]相比于布局圖300 (如圖3所示)，布局圖500不包括第一導電線206。
[0093]相比于布局圖300 (如圖3所示)，布局圖500還包括第四互連部分502和第五互連部分504。
[0094]在一些實施例中，第四互連部分502是圖1中的第一互連部分106a。在一些實施例中，第四互連部分502是圖2至圖4中的第一互連部分202。在一些實施例中，第五互連部分504是圖1中的第二互連部分106b。在一些實施例中，第五互連部分504是圖2中的第二互連部分204。在一些實施例中，第五互連部分504是圖3至圖4中的第二互連部分302。在一些實施例中，第四互連部分502和第五互連部分504是圖1中的第二互連結構108。
[0095]第四互連部分502通過第五互連部分504連接至第一互連結構301。第四互連部分502配置為在方向Y上延伸。第四互連部分502具有沿著方向X可測量的寬度Wl。在一些實施例中，第四互連部分502的寬度Wl等于第一互連部分202的寬度W。在一些實施例中，寬度Wl不同于寬度W。第四互連部分502具有沿著方向Y可測量的長度LI。在一些實施例中，長度LI等于長度L。在一些實施例中，長度LI不同于長度L。第四互連部分502具有沿著方向X可測量的最小設計寬度Wg/> ’。最小設計寬度Wg/> ’是針對給定的技術節(jié)點尺寸和恒定的制造產(chǎn)量能夠被可靠地制造的第四互連部分502的最小寬度。在一些實施例中，由鑄造廠限定最小設計寬度評⑥』、’。在一些實施例中，由設計規(guī)則限定最小設計寬度wg/j、’?；诩夹g節(jié)點尺寸限定最小設計寬度Wgd、’。例如，隨著技術節(jié)點尺寸減小，最小設計寬度Wgd、’也減小。
[0096]在一些實施例中，寬度Wl大于最小寬度Wg/j、’。在一些實施例中，如公式5所示，寬度Wl至少大于第四互連部分502的最小設計寬度Wg/> ’的六倍。
[0097]通過公式5，第四互連部分502的寬度Wl表示為:
[0098]Wl 彡 6X%j、，(5)
[0099]其中，Wl是第四互連部分502的寬度，并且評慶』、’是第四互連部分502的最小設計寬度。
[0100]第五互連部分504直接連接至第四互連部分502和第一互連結構301。第四互連部分502與第五互連部分504位于同一互連層上。在一些實施例中，第四互連部分502和第五互連部分504與第一互連結構301位于同一互連層上。在一些實施例中，第四互連部分502或第五互連部分504的至少一個與第一互連結構301位于不同的層級上。在一些實施例中，第四互連部分502和第五互連部分504 —體形成。在一些實施例中，一個以上的第五互連部分504從第四互連部分502沿著方向X延伸。在一些實施例中，兩個以上的第五互連部分504布置成平行結構。
[0101]第五互連部分504配置為沿著方向X延伸。第五互連部分504具有沿著方向Y可測量的寬度BW3。在一些實施例中，第五互連部分504的寬度BW3等于第二互連部分302的寬度BW2或寬度BWl中的至少一個寬度。在一些實施例中，寬度BW3與寬度BW2或寬度BWl中的至少一個寬度不同。在一些實施例中，第五互連部分504的寬度BW3小于第四互連部分502的長度LI。在一些實施例中，如公式6所表示的，寬度BW3至少大于第四互連部分502的最小設計寬度W@、’的1.5倍。
[0102]通過公式6，第五互連部分504的寬度BW3表示為:
[0103]BW3 ^ 1.SXffg7j/ (6)
[0104]其中，BW3是第五互連部分504的寬度，并且評慶』、’是第四互連部分502的最小設計寬度。
[0105]第五互連部分504具有沿著方向X從第五互連部分504的側部至第四互連部分502的側部可測量的長度BL3。在一些實施例中，第五互連部分504的長度BL3等于第二互連部分302的長度BL2或長度BLl。在一些實施例中，長度BL3與長度BL2或長度BLl中的至少一個長度不同。在一些實施例中，如公式7所表示的，長度BL3至少大于第四互連部分502的寬度Wl的三分之一。
[0106]通過公式7，第五互連部分504的長度BL3表示為:
[0107]BL3 ^ W1/3 (7)
[0108]其中，BL3是第五互連部分504的長度和Wl是第四互連部分502的寬度。
[0109]在一些實施例中，第四互連部分502或第五互連部分504包括導電材料。在一些實施例中，第四互連部分502或第五互連部分504包括金屬。在一些實施例中，第四互連部分502或第五互連部分504包括銅、鋁、鎳、鈦、鎢、其合金或其他合適的導電材料。在一些實施例中，第四互連部分502或第五互連部分504包括一個以上的導電部分。
[0110]通過利用圖1中所示的半導體器件或圖2至圖5中所示的一個以上布局圖案，與不利用圖1至圖5中所示的布局圖案的布局圖案相比，SM故障減少。在一些實施例中，SM故障歸因于通孔下面或通孔內的空隙(例如，通孔底部空隙)的形成。在一些實施例中，SM故障歸因于分支線中的空隙(例如，分支線空隙)的形成。在一些實施例中，分支線空隙歸因于分支線中高應力梯度的形成。在一些實施例中，圖1至圖5中所示的一個以上布局圖案減少了分支線空隙或通孔底部空隙的形成。通過利用圖2至圖5中所示的一個以上的布局圖案，減少了由于應力迀移而在分支線(例如，106b、204、302、304)/第一互連部分(例如，106a、202)界面處形成的晶界的數(shù)量。在一些實施例中，通過減小晶界的數(shù)量，減小了電子流動的阻力的大小。通過利用圖1至圖5中示出的一個以上的布局圖案，當與不利用圖1至圖5中示出的布局圖案的布局圖案相比，減小了縮頸、空隙的形成或晶粒的形成。
[0111]圖6是根據(jù)一個或多個實施例的用于設計半導體器件的布局生成器600的框圖。在一些實施例中，布局生成器600是根據(jù)一個或多個實施例執(zhí)行圖7的方法700或圖8的方法800的特定目的計算器件。布局生成器600包括硬件處理器602和非暫時性計算機可讀存儲介質604，非暫時性計算機可讀存儲介質604編碼有(即，存儲)計算機程序代碼606 (即，可執(zhí)行指令集)ο計算機可讀存儲介質604也編碼有用于與生產(chǎn)半導體器件的制造機器相連接的指令607。處理器602通過總線608電連接至計算機可讀存儲介質604。處理器602也通過總線608電連接至I/O接口 610。網(wǎng)絡接口 612也通過總線608電連接至處理器602。網(wǎng)絡接口 612連接至網(wǎng)絡614，從而，處理器602和計算機可讀存儲介質604能夠通過網(wǎng)絡614連接至外部元件。處理器602配置為執(zhí)行編碼在計算機可讀存儲介質604中的計算機程序代碼606以使得布局生成器600可用于實施在例如方法700中描述的一些或全部的操作。
[0112]在一個或多個實施例中，處理器602是中央處理單兀(CPU)、多處理器、分布式處理系統(tǒng)、專用集成電路(ASIC)和/或合適的處理單元。
[0113]在一個或多個實施例中，計算機可讀存儲介質604是電子、磁、光學、電磁、紅外和/或半導體系統(tǒng)(或裝置或器件)。例如，計算機可讀存儲介質604包括半導體或固態(tài)存儲器、磁帶、可移動計算機磁盤、隨機存取存儲器(RAM)、只讀存儲器(R0M)、剛性磁盤和/或光盤。在使用光盤的一個或多個實施例中，計算機可讀存儲介質604包括只讀光盤存儲器(CD-ROM)、光盤讀/寫(CD-R/W)、和/或數(shù)字視頻光盤(DVD)。
[0114]在一個或多個實施例中，存儲介質604存儲計算機程序代碼606，計算機程序代碼606配置為使布局生成器600實施方法700或800。在一個或多個實施例中，存儲介質604也存儲用于實施方法700或800需要的信息以及在實施方法700或800期間生成的信息，諸如第一結構布局圖案616、第二結構布局圖案618、第一金屬結構布局圖案620、第二金屬結構布局圖案622、布局編輯器624和/或用于實施方法700或800的操作的可執(zhí)行指令集。
[0115]在一個或多個實施例中，存儲介質604存儲與外部機器連接的指令607。指令607使處理器602能夠生成通過外部機器可讀的指令以在設計工藝期間有效地執(zhí)行方法700或800。在一些實施例中，設計工藝是包括一個以上的電路元件的半導體器件。
[0116]布局生成器600包括I/O接口 610。I/O接口 610連接至外部電路。在一個或多個實施例中，I/o接口 610包括鍵盤、小型鍵盤、鼠標、軌跡球、觸控板、觸摸屏、和/或向處理器602傳達信息和命令的光標方向鍵。
[0117]布局生成器600還包括連接到處理器602的網(wǎng)絡接口 612。網(wǎng)絡接口 612允許布局生成器600與網(wǎng)絡614通信，一個以上其他計算機系統(tǒng)連接至網(wǎng)絡614。網(wǎng)絡接口 612包括無線網(wǎng)絡接口，諸如BLUETOOTH、WiF1、WiMAX、GPRS、或WCDMA ;或有線網(wǎng)絡接口，諸如ETHERNET、USB、或IEEE-1394。在一個或多個實施例中，在兩個以上的系統(tǒng)600中實施方法700或800，并且通過網(wǎng)絡614在不同的系統(tǒng)600之間交換諸如第一結構布局圖案616、第二結構布局圖案618、第一金屬結構布局圖案620、第二金屬結構布局圖案622、布局編輯器624的信息。
[0118]布局生成器600配置為通過I/O接口 610接收與UI相關的信息。這些信息通過總線608傳送到處理器602以生成第一結構布局圖案。然后將UI存儲在計算機可讀介質604中作為第一結構布局圖案616。布局生成器600配置為通過I/O接口 610接收與第二結構布局圖案相關的信息。將信息存儲在計算機可讀介質604中作為第二結構布局圖案618。布局生成器600配置為通過I/O接口 610接收與第一金屬結構布局圖案相關的信息。將信息存儲在計算機可讀介質604中作為第一金屬結構布局圖案620。布局生成器600配置為通過I/O接口 610接收與第二金屬結構布局圖案相關的信息。將信息存儲在計算機可讀介質604中作為第二金屬結構布局圖622。布局生成器600配置為通過I/O接口 610接收與布局編輯器相關的信息。將信息存儲在計算機可讀介質604中作為布局編輯器624。
[0119]圖7是根據(jù)一個或多個實施例的生成布局設計的方法700的流程圖。在一些實施例中，利用方法700以產(chǎn)生用于半導體器件或電路的布局設計。應當理解，可以在圖7中示出的方法700之前、期間和/或之后實施額外的操作，并且可以在本文中僅簡要地描述一些其他工藝。在一些實施例中，通過運行計算機硬件(諸如圖6中的布局生成器600)來實施方法700的至少一部分。
[0120]在操作710，生成電路的布局圖案，諸如圖1至圖5中示出的布局圖案。在一些實施例中，電路的布局圖案包括用于形成一個以上的半導體器件的一個以上的布局圖案。
[0121]例如，在一些實施例中，操作710包括生成與形成電路的第一結構(例如，102或104)相關的第一結構布局圖案(操作712)。
[0122]在一些實施例中，操作710進一步包括生成與形成電路的第二結構(例如，102或104)相關的第二結構布局圖案(操作714)。在一些實施例中，第一結構布局圖案與第二結構布局圖案不重疊。
[0123]在一些實施例中，操作710進一步包括生成與形成電路的第一互連結構(例如，106、201、301)相關的第一互連結構布局圖案(操作716)。在一些實施例中，第一互連結構布局圖案位于第一結構布局圖案和第二結構布局圖案上方。在一些實施例中，第一互連結構布局圖案連接至第一結構布局圖案或第二結構布局圖案。在一些實施例中，第一互連結構布局圖案連接至數(shù)據(jù)線布局圖案或電源線布局圖案(例如，108或110)。在一些實施例中，操作710進一步包括生成與形成第一互連部分(例如，106a、202、502)相關的第一互連部分布局圖案、與形成第二互連部分(例如，106b、204、302、504)相關的第二互連部分布局圖案或與形成第三互連部分(例如，304)相關的第三互連部分布局圖案。在一些實施例中，參考公式I至7描述的關系適用于通過方法700生成的一個以上結構。
[0124]在一些實施例中，操作710進一步包括生成與形成電路的第二互連結構(例如，108)相關的第二互連結構布局圖案(操作718)。在一些實施例中，第二互連結構布局圖案位于第一結構布局圖案和第二結構布局圖案上方。在一些實施例中，第二互連結構布局圖案連接至第一互連結構布局圖案。在一些實施例中，第一互連結構布局圖案和第二互連結構布局圖案位于同一互連層上。在一些實施例中，第一互連結構布局圖案和第二互連結構布局圖案位于不同的互連層上。在一些實施例中，第一互連結構布局圖案通過至少一個通孔布局圖案連接至第二互連結構布局圖案。在一些實施例中，第一互連部分布局圖案和第二互連部分布局圖案布置成T形或L形。
[0125]圖8是根據(jù)一個或多個實施例的制造半導體器件的方法800的流程圖。獲得如圖1所示的產(chǎn)生的半導體器件100。在一些實施例中，可以在圖8中示出的方法800之前、期間和/或之后實施額外的操作，并且本文中僅簡要地描述一些其他工藝。
[0126]方法800開始于操作802，其中，在絕緣層中形成開口。在一些實施例中，操作802包括在絕緣層中形成第一開口(例如，操作802a)。在一些實施例中，操作802還包括在絕緣層中形成第二開口(例如，操作802b)。在一些實施例中，操作802還包括在絕緣層中形成第三開口(例如，操作802c)。在一些實施例中，當半導體器件不包括第三互連部分(例如，304)時，操作802c是可選的。在一些實施例中，操作802a與操作802b或操作802c中的至少一個操作同時實施。在一些實施例中，操作802a與操作802b或操作802c中的至少一個操作按照順序實施。在一些實施例中，通過諸如光刻工藝和材料去除工藝的組合的合適的技術形成操作802的絕緣層中的開口。在一些實施例中，光刻工藝包括形成硬掩模、抗反射結構、或其他合適的光刻結構。在一些實施例中，材料去除工藝包括等離子體蝕刻工藝、濕蝕刻工藝、干蝕刻工藝、反應離子蝕刻(RIE)工藝，激光鉆孔或其他合適的蝕刻工藝。在一些實施例中，操作802的絕緣層包括適合于將操作804的導電材料與半導體器件的其他部分電絕緣的材料。
[0127]在操作804中，用導電材料填充絕緣層中的開口。在一些實施例中，操作804包括用導電材料填充絕緣層中的第一開口(例如，操作804a)。在一些實施例中，操作804還包括用導電材料填充絕緣層中的第二開口(例如，操作804b)。在一些實施例中，操作804還包括用導電材料填充絕緣層中的第三開口(例如，操作804c)。在一些實施例中，當半導體器件不包括第三互連部分(例如，304)時，操作802c是可選的。在一些實施例中，操作804a與操作804b或操作804c中的至少一個操作同時實施。在一些實施例中，操作804a與操作804b或操作804c中的至少一個操作按照順序實施。在一些實施例中，導電材料包括銅、鈷、鋁、鈦、鎳、鎢或其他合適的導電材料中的一種以上。在一些實施例中，利用化學汽相沉積(CVD)、物理汽相沉積(PVD)、濺射、鍍、原子層沉積(ALD)或其他合適的形成工藝填充絕緣層中的開口。在一些實施例中，在導電材料和絕緣層之間形成擴散阻擋層。在一些實施例中，操作804還包括平坦化工藝，或其他合適的工藝以去除部分的導電材料。在一些實施例中，平坦化工藝包括平坦化導電材料的頂面，從而使得導電材料的頂面與絕緣層的頂面共面。在一些實施例中，例如，平坦化工藝包括化學機械拋光(CMP)工藝。在一些實施例中，在操作804之后，獲得如圖1所示的產(chǎn)生的半導體器件100。在一些實施例中，在操作804之后，產(chǎn)生類似于在圖2至圖5中所示的具有互連結構的半導體器件。
[0128]在操作806中，形成連接至導電材料的通孔(例如，120、122、124、126、206、406)。在一些實施例中，在絕緣層中形成通孔。在一些實施例中，在絕緣層上方形成另一絕緣層，并且在另一絕緣層中形成通孔。在一些實施例中，通過合適的技術形成通孔，諸如操作802或804的步驟的組合。在一些實施例中，操作806是可選的。
[0129]本發(fā)明的一個方面涉及一種包括第一互連結構的半導體器件。第一互連結構包括第一互連部分、第二互連部分和第三互連部分。第一互連部分具有寬度和長度。第二互連部分的寬度小于第一互連部分的長度。第二互連部分連接至第一互連部分。第三互連部分的寬度小于第二互連部分的寬度。第三互連部分連接至第二互連部分。
[0130]本發(fā)明的另一方面涉及一種集成電路設計系統(tǒng)，其包括非暫時性存儲介質和硬件處理器，硬件處理器與非暫時性存儲介質通信連接并且配置為執(zhí)行指令集。非暫時性存儲介質編碼有半導體器件的布局設計和指令集。布局設計包括與形成半導體器件的第一互連結構相關的第一互連結構布局圖案。第一互連結構布局圖案包括與形成半導體器件的第一互連部分相關的第一互連部分布局圖案，與形成半導體器件的第二互連部分相關的第二互連部分布局圖案和與形成半導體器件的第三互連部分相關的第三互連部分布局圖案。第一互連部分布局圖案具有寬度和長度。第二互連部分布局圖案的寬度小于第一互連部分布局圖案的長度。第二互連部分布局圖案連接至第一互連部分布局圖案。第三互連部分布局圖案的寬度小于第二互連部分布局圖案的寬度。第三互連部分布局圖案連接至第二互連部分布局圖案。指令集是用于基于原始電路設計和半導體器件的布局設計來生成集成電路布局。
[0131]本發(fā)明的又一方面涉及一種制造半導體器件的方法。該方法包括在絕緣層中形成第一開口、在絕緣層中形成第二開口、在絕緣層中形成第三開口和用導電材料填充第一開口、第二開口和第三開口。第一開口具有寬度和長度。第二開口的寬度小于第一開口的長度，并且第二開口連接至第一開口。第三開口的寬度小于第二開口的寬度，并且第三開口連接至第二開口。
[0132]上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發(fā)明的方面。本領域技術人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與本文所介紹實施例相同的目的和/或實現(xiàn)相同優(yōu)勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
【主權項】
1.一種半導體器件，包括: 第一互連結構，包括: 第一互連部分，具有寬度和長度； 第二互連部分，所述第二互連部分的寬度小于所述第一互連部分的長度，其中，所述第二互連部分連接至所述第一互連部分；以及 第三互連部分，所述第三互連部分的寬度小于所述第二互連部分的寬度，其中，所述第三互連部分連接至所述第二互連部分。2.根據(jù)權利要求1所述的半導體器件，其中，所述第一互連部分的寬度至少大于所述第一互連部分的最小設計寬度的6倍；以及 其中，所述第二互連部分的寬度至少大于所述第一互連部分的最小設計寬度的1.5倍。3.根據(jù)權利要求1所述的半導體器件，其中，所述第二互連部分的長度至少大于所述第一互連部分的寬度的三分之一。4.根據(jù)權利要求1所述的半導體器件，還包括: 第一結構；以及 第二結構，其中，所述第一結構與所述第二結構不重疊，并且其中，所述第一互連結構位于所述第一結構和所述第二結構上方并且連接至所述第一結構或所述第二結構。5.根據(jù)權利要求1所述的半導體器件，還包括:連接至所述第一互連結構的第二互連結構。6.根據(jù)權利要求5所述的半導體器件，其中，所述第一互連結構和所述第二互連結構位于同一互連層上。7.根據(jù)權利要求6所述的半導體器件，其中，所述第二互連結構包括: 第四互連部分，具有長度；以及 第五互連部分，具有寬度，其中，所述第五互連部分連接至所述第三互連部分和所述第四互連部分，其中，所述第五互連部分的寬度小于所述第四互連部分的長度。8.根據(jù)權利要求5所述的半導體器件，其中，所述第一互連結構和所述第二互連結構位于不同的互連層上，并且所述第一互連結構通過至少一個通孔連接至所述第二互連結構。9.一種集成電路設計系統(tǒng)，包括: 非暫時性存儲介質，所述非暫時性存儲介質配置為存儲半導體器件的布局設計和指令集，所述布局設計包括: 第一互連結構布局圖案，與形成所述半導體器件的第一互連結構相關，其中，所述第一互連結構布局圖案包括: 第一互連部分布局圖案，與形成所述半導體器件的第一互連部分相關，其中，所述第一互連部分布局圖案具有寬度和長度； 第二互連部分布局圖案，與形成所述半導體器件的第二互連部分相關，其中，所述第二互連部分布局圖案的寬度小于所述第一互連部分布局圖案的長度，并且其中，所述第二互連部分布局圖案連接至所述第一互連部分布局圖案；以及 第三互連部分布局圖案，與形成所述半導體器件的第三互連部分相關，其中，所述第三互連部分布局圖案的寬度小于所述第二互連部分布局圖案的寬度，其中，所述第三互連部分布局圖案連接至所述第二互連部分布局圖案； 其中，所述指令集是用于基于原始電路設計和所述半導體器件的所述布局設計來生成集成電路布局；以及 硬件處理器，與所述非暫時性存儲介質通信連接并且配置為執(zhí)行所述指令集。10.一種制造半導體器件的方法，包括: 在絕緣層中形成第一開口，其中，所述第一開口具有寬度和長度； 在所述絕緣層中形成第二開口，其中，所述第二開口的寬度小于所述第一開口的長度，并且所述第二開口連接至所述第一開口； 在所述絕緣層中形成第三開口，其中，所述第三開口的寬度小于所述第二開口的寬度，并且所述第三開口連接至所述第二開口 ；以及 用導電材料填充所述第一開口、所述第二開口和所述第三開口。
【文檔編號】H01L21/768GK105895617SQ201510464852
【公開日】2016年8月24日
【申請日】2015年7月31日
【發(fā)明人】林建宏, 張新君, 陳秀帆, 邱垂青, 李永輝
【申請人】臺灣積體電路制造股份有限公司