制造半導體器件的方法
【專利說明】制造半導體器件的方法
[0001 ]本申請是申請人為“瑞薩電子株式會社”、申請日為2012年6月28日、發(fā)明名稱為“半導體器件、制造半導體器件的方法以及電子裝置”、申請?zhí)枮?01210219006.9的發(fā)明專利申請的分案申請。
[0002]相關申請的交叉引用
[0003]通過引用將2011年6月28日提交的包括說明書、權利要求、附圖和摘要的日本專利申請N0.2011-143100的公開整體并入這里。
【發(fā)明內(nèi)容】
[0004]本發(fā)明涉及一種具有垂直晶體管的半導體器件、制造半導體器件的方法以及電子
目.ο
【背景技術】
[0005]半導體器件包括具有垂直晶體管的半導體器件。垂直晶體管例如用在控制高電流的器件中。日本專利特開公開N0.2005-86140描述了垂直MOS晶體管的柵電極覆蓋有NSG膜和BPSG膜的堆疊膜或者PSG膜和BPSG膜的堆疊膜。日本專利特開公開N0.2002-280553描述了垂直MOS晶體管的柵電極覆蓋有諸如BPSG膜的絕緣膜。
[0006]日本專利特開公開N0.2000-183182描述了CMOS器件覆蓋有氧化物膜、氮化硅膜和BPSG膜的堆疊膜，但是這是涉及平面晶體管的技術。在該技術中，氮化硅膜用于防止?jié)駳鈹U散。
【發(fā)明內(nèi)容】
[0007]要求垂直晶體管具有的特性之一是柵極絕緣膜的隨時間的耐介電擊穿(TDDB)性。另一方面，對于垂直晶體管還要求閾值電壓較小變化。
[0008]根據(jù)本發(fā)明的一方面，提供了一種半導體器件，包括:半導體襯底;漏極層，其形成到半導體襯底并且位于半導體襯底的背面?zhèn)壬?柵極絕緣膜，其形成在于半導體襯底的表面形成的凹部的內(nèi)壁上;柵電極，其掩埋在凹部中并且柵電極的上端低于半導體襯底的表面;源極層，其在表面?zhèn)壬闲纬傻桨雽w襯底;第一絕緣膜，其形成在柵電極上，并且膜的上表面高于半導體襯底的表面；以及低透氧絕緣膜，其形成在第一絕緣膜上并且具有比第一絕緣膜的透氧性低的透氧性。
[0009]作為發(fā)明人研究的結果，發(fā)現(xiàn)了當柵電極的上端低于半導體襯底的表面時，通過在柵電極上形成絕緣膜并且然后在絕緣膜上應用利用氧化氣氛的處理，提高了耐TDDB性耐TDDB性。認為氧經(jīng)由柵極絕緣膜上的絕緣膜到達柵極絕緣膜的沒有被柵電極覆蓋的區(qū)域并且致密該區(qū)域中的柵極絕緣膜。
[0010]另一方面，還發(fā)現(xiàn)了當絕緣膜允許氧通過其過度透過時，柵極絕緣膜的厚度變化。當柵極絕緣膜的厚度變化時，這導致垂直晶體管的閾值電壓的波動。根據(jù)本發(fā)明，在第一絕緣膜上形成低透氧絕緣膜。這能夠抑制氧通過該絕緣膜的過度透過。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種制造半導體器件的方法，包括:將凹部形成到半導體襯底的表面，該半導體襯底在背面?zhèn)壬暇哂新O層;在凹部的內(nèi)壁上形成柵極絕緣膜;將柵電極掩埋在凹部中，使得柵電極的上端低于半導體襯底的表面;在表面?zhèn)壬蠈⒃礃O層形成到半導體襯底;在柵電極上形成第一絕緣膜，使得該絕緣膜的上表面高于半導體襯底的表面;在第一絕緣膜上形成低透氧絕緣膜，該低透氧絕緣膜具有比第一絕緣膜的透氧性低的透氧性；以及從低透氧絕緣膜上方并且從半導體襯底上方應用利用氧化氣氛的處理。
[0012]根據(jù)本發(fā)明的又一方面，提供了一種電子裝置，其具有半導體器件，該半導體器件用于控制到負載的電源供給，該負載由從電源提供的功率驅動，其中半導體器件包括:半導體襯底;漏極層，其形成到半導體襯底并且位于半導體襯底的背面?zhèn)壬?柵極絕緣膜，其形成在于半導體襯底形成的凹部的內(nèi)壁上;柵電極，其掩埋在凹部中并且柵電極的上端低于半導體襯底的表面;源極層，其在表面?zhèn)壬闲纬傻桨雽w襯底;第一絕緣膜，其形成在柵電極上，并且膜的上表面高于半導體襯底的表面;低透氧絕緣膜，其形成在第一絕緣膜上并且具有比第一絕緣膜的透氧性低的透氧性；以及層間絕緣膜，其形成在低透氧絕緣膜上和半導體襯底上。
[0013]根據(jù)本發(fā)明的方面，能夠提高垂直晶體管的耐TDDB性并且還能夠抑制閾值電壓的波動。
【附圖說明】
[0014]圖1是示出根據(jù)第一實施例的半導體器件的構造的橫截面圖；
[0015]圖2A是示出用于第一絕緣膜和低透氧絕緣膜的位置的放大視圖；
[0016]圖2B是示出比較實施例中用于第一絕緣膜和低透氧絕緣膜的位置的視圖；
[0017]圖3是垂直型MOS晶體管的平面圖；
[0018]圖4是不出垂直MOS晶體管和感測垂直晶體管之間的關系的電路圖；
[0019]圖5是示出柵電極、P型源極層和η型層的布置的平面圖；
[0020]圖6是示出圖1中所示的半導體器件的制造方法的橫截面圖；
[0021]圖7是示出圖1中所示的半導體器件的制造方法的橫截面圖；
[0022]圖8是示出圖1中所示的半導體器件的制造方法的橫截面圖；
[0023]圖9是示出圖1中所示的半導體器件的制造方法的橫截面圖；
[0024]圖10是示出耐TDDB性和閾值電壓的波動對于低透氧絕緣膜的厚度的依賴性的圖；
[0025]圖11是示出根據(jù)第二實施例的半導體器件的構造的橫截面圖；
[0026]圖12是示出根據(jù)第三實施例的半導體器件的構造的橫截面圖；
[0027]圖13是示出具有根據(jù)實施例的半導體器件的電子裝置的電路構造的圖；
[0028]圖14是包含圖13中所示的電子裝置的車輛的視圖，其中:
[0029]圖14Α是汽車的視圖，并且
[0030]圖14Β是摩托車的視圖；
[0031 ]圖15是示出半導體器件的安裝結構的圖；
[0032]圖16是示出根據(jù)第五實施例的半導體器件10的構造的橫截面圖；以及
[0033]圖17是使用圖16中所示的半導體器件的電子裝置的電路圖。
【具體實施方式】
[0034]將參考附圖描述本發(fā)明的優(yōu)選實施例。在附圖中，相同的組成元件具有相同的附圖標記，并且可選地省略其描述。
[0035]第一實施例
[0036]圖1是示出根據(jù)第一實施例的半導體器件10的構造的橫截面圖。半導體器件10具有垂直MOS晶體管20。通過使用半導體襯底100形成垂直MOS晶體管20并且垂直MOS晶體管20具有P型漏極層130、n型基極層150、柵極絕緣膜110、柵電極120、p型源極層140和絕緣層340。
[0037]P型漏極層130形成到半導體襯底100并且位于半導體襯底100的背面?zhèn)壬稀＆切突鶚O層150形成到半導體襯底100并且位于P型漏極層130上方。
[0038]在半導體襯底100中，外延層104形成在子襯底102上。子襯底102例如為P+型硅襯底并且外延層104例如為ρ—型硅層。子襯底102用作P型漏極層130。漏電極202形成在子襯底102的背面處。通過將η型雜質注入到外延層104中來形成η型基極層150。在外延層104中，沒有形成有η型基極層150的層作為ρ—層132位于ρ型漏極層130和η型基極層150之間。
[0039]η型層151形成在η型基極層150的表面層處。η型層151被設置為用于將基準電壓提供到η型基極層150并且在下端連接到η型基極層150。具體地，η型層151形成到η型基極層150的表面層沒有形成有ρ型源極層140的區(qū)域中。η型層151比ρ型源極層140更深。η型層151的雜質濃度高于η型基極層150的雜質濃度。
[0040]凹部108形成在半導體襯底100中。凹部108形成在外延層104中并且凹部的下端位于η型基極層150下面。凹部108的下端位于ρ層132中但是沒有到達ρ型漏極層130。柵極絕緣膜110形成在凹部108的內(nèi)壁上以