的結(jié)構(gòu)示意圖；
[0039] 附圖3為本發(fā)明實施例提供的N型淺溝槽半超結(jié)VDMOS器件的制造方法流程圖；
[0040] 附圖3a至3f為本發(fā)明實施例提供的VDMOS器件制造方法各步驟的剖面圖。
【具體實施方式】
[0041] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。
[0042] 在下面的描述中闡述了很多具體的細節(jié)W便于充分理解本發(fā)明，但是本發(fā)明還可 W采用其他不同于在此描述的其他方式來實施，本領(lǐng)域技術(shù)人員可W在不違背本發(fā)明內(nèi)涵 的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0043] 正如【背景技術(shù)】部分所述，傳統(tǒng)的VDMOS的導(dǎo)通電阻隨耐壓的增長受娃極限的限 巧[J，即導(dǎo)通電阻隨著耐壓的提高而迅速增加，且為了防止電阻區(qū)被擊穿，器件的橫向尺寸 不能做的太小，進而使得器件元胞占用面積大，導(dǎo)致基底表面的利用率低。對于超結(jié)VDMOS 器件，雖然減小了導(dǎo)通電阻，但是制造工藝復(fù)雜，不能夠得到大范圍使用。
[0044] 目前，在VDMOS器件中，應(yīng)用最廣泛的屬于N型VDMOS器件。此處就W N型淺溝槽 半超結(jié)VDMOS器件的條形元胞結(jié)構(gòu)及其制作方法作為具體實施例，來解釋本發(fā)明。需要說 明的是，本發(fā)明不限于N型淺溝槽半超結(jié)VDMOS器件的條形元胞結(jié)構(gòu)及其制作方法，對于其 他類型的VDMOS器件的條形元胞結(jié)構(gòu)，本發(fā)明同樣適用。
[0045] 基于此，本發(fā)明實施例提供了一種淺溝槽半超結(jié)VDMOS器件，其結(jié)構(gòu)如圖2所示， 包括：
[0046] 第一導(dǎo)電類型N襯底301 ;
[0047] 位于所述第一導(dǎo)電類型N襯底上方的電阻率約為5-20歐姆?厘米的N型第一電 阻率外延層302 ;
[0048] 位于所述N型第一電阻率外延層上方的電阻率約為2-10歐姆?厘米的N第二電 阻率外延層303 ;
[0049] 由所述N型第二電阻率外延層303上表面延伸至第二電阻率外延層底部的兩個P 型第H電阻率外延層304,兩個第H電阻率外延層間隔設(shè)置；
[0050] 位于所述N型第二電阻率外延層303上方生成N型第四電阻率外延層305,之后利 用光刻膠作為阻擋層，由第四電阻率外延層305表面注入，且與所述第H電阻率外延層304 相連的兩P型阱區(qū)306 ;
[0051] 另外，本實施例中的VDMOS器件還包括；位于所述第一導(dǎo)電類型襯底301下方的漏 極金屬層311 ;位于所述兩P型阱區(qū)306上方的具有第一導(dǎo)電類型的第一源區(qū)313和第二 源區(qū)313, W及位于所述第一源區(qū)313和第二源區(qū)313表面的源極金屬層307 ;位于所述第 一源區(qū)313和第二源區(qū)313之間，且位于所述第四電阻率外延層上方的柵極區(qū)308, W及位 于柵極區(qū)上表面的柵極金屬層310。
[0052] 需要說明的是，W上是W N型的VDMOS器件為例來說明本發(fā)明的具體結(jié)構(gòu)和滲雜 類型等，而實質(zhì)上，本發(fā)明所公開的VDMOS器件的結(jié)構(gòu)同樣適用于P型VDMOS器件，即第一 導(dǎo)電類型可W是N型，第二導(dǎo)電類型為P型；或者第一導(dǎo)電類型可W是P型，第二導(dǎo)電類型 為N型。
[0053] 針對本實施例所提供的N型淺溝槽半超結(jié)VDMOS器件，可知所述P型電阻率外延 層304與其上方的P阱相連形成一個P柱，此P柱的深度與傳統(tǒng)的超結(jié)器件結(jié)構(gòu)相比，要淺 很多，故我們稱其為半超結(jié)。該半超結(jié)的器件結(jié)構(gòu)，可W實現(xiàn)單位面積的電場強度的提高， 即耐壓能力增強，從而可使用更低電阻的外延滲雜，大大降低導(dǎo)通電阻。
[0054] 利用該實施例N型淺溝槽半超結(jié)VDMOS經(jīng)過實驗室測試，與傳統(tǒng)的DMOS對比，可 W如下數(shù)據(jù)對比表；其中BV是器件的擊穿電壓，Rsp是單位面積上的導(dǎo)通電阻，Vth是闊值 電壓。
[00 巧]
[0056] 通過上述表格，可W清楚的看出，相比傳統(tǒng)的DM0S，該發(fā)明實施例提供的N型淺溝 槽半超結(jié)的VDMOS器件使正向?qū)娮璐蟠蠼档汀?br>[0057] 半超結(jié)器件特性介于傳統(tǒng)的超結(jié)和傳統(tǒng)的平面高壓DMOS之間，雖然其單位面積 的導(dǎo)通電阻相比超結(jié)的導(dǎo)通電阻較大，但仍然明顯比傳統(tǒng)的平面器件低30-40%之間，而且 其體二極管的特性也比較接近與傳統(tǒng)的DM0S，送是它比超結(jié)有優(yōu)勢的地方。引入半超結(jié)后， 根據(jù)超結(jié)的電荷平衡原理，P柱之間的J陽T區(qū)可W用更低N型電阻率材料（相比傳統(tǒng)的平 面DMO巧來達到同樣的擊穿電壓。因此單位面積上的電阻會明顯比傳統(tǒng)的平面DMOS更低。 [005引實施例還公開了本發(fā)明所述的半超結(jié)VDMOS器件的制造方法，附圖3為淺溝槽半 超結(jié)VDMOS器件的制造方法流程圖；圖3a至圖3f為該方法各步驟的剖面圖，本實施例僅W N型淺溝槽半超結(jié)的VDMOS器件為例，并結(jié)合流程圖和各步驟的剖面圖進行說明：
[0059] 步驟1 ;提供N型襯底301 ;
[0060] 參考圖3曰，本實施例中，對單晶娃片進行N型離子重滲雜，形成N型半導(dǎo)體襯底，所 述N型離子為磯或神。
[0061] 步驟2 ;在上述N型襯底上方生成N型第一電阻率外延層302 ;
[0062] 步驟3 ;在N型第一電阻率外延層302上方生成N型第二電阻率外延層303 ;
[0063] 參考圖3b，本實施例采用外延法在N型襯底上方外延生成N型單晶娃層，形成N型 第一電阻率外延層302,第一電阻率外延層的滲雜離子與N型襯底中的離子相同，可選的， 第一電阻率外延層的電阻率為5-20歐姆?厘米；同上，可W在上述第一電阻率外延層302 上方生成N型第二電阻率外延層303,且生成的電阻率為2-10歐姆?厘米。
[0064] 步驟4 ;在所述的N型第二電阻率外延層303上表面兩側(cè)且由上表面延伸至第二 電阻率外延層底部刻制兩溝槽區(qū)312 ;
[0065] 步驟5 ;在上述淺溝槽內(nèi)注入P型第H電阻率外延層304 ;
[0066] 參考圖3c，本發(fā)明參考實施例中，即在所形成的N型第二電阻率外延層303上刻 制兩溝槽312,溝槽的寬度在O-IOum之間，深度在0-30um之間；在本發(fā)明所提供的實施例 中，利用離子注入法向上述所形成的兩淺溝槽內(nèi)注入P型外延層304,并且經(jīng)過化學機械拋 光或者化學刻蝕，使得P型外延僅留在溝槽內(nèi)；本步驟中注入的P型離子可W為測或鋼。
[0067] 步驟6 ;在所述N型第二電阻率外延層303上表面生成N型第四電阻率外延層 305 ；
[0068] 步驟7 ;在N型第四電阻率外延層305上表面兩側(cè)注入，且與所述兩溝槽內(nèi)的第H 電阻率外延層304相連的兩P型阱區(qū)。
[0069] 參考圖3d，在本發(fā)明所提供的實施例中，首先在上訴N型第二電阻率外延層303上 表面生成N型第四電阻率外延層305,且生成的電阻率為2-10歐姆?厘米，在N型第四電阻 率外延層305上，利用光刻膠作為阻擋層，由其外延層表面注入，且在所述溝槽內(nèi)P區(qū)上方， 經(jīng)熱退火后形成P阱306,且P阱306和溝槽內(nèi)的P區(qū)相連。且所述溝槽內(nèi)生成的第H電 阻率外延層303,超出第二電阻率外延層303上表面部分經(jīng)過機械拋光或者化學刻蝕后，使 得P型外延僅留在溝槽內(nèi)，保證第二電阻率外延層303上表面與第H電阻率外延層304上 表面在同一平面上。
[0070] 步驟8 ;在上述第四電阻率外延層305表面形成柵極區(qū)308 ;
[0071] 參考圖3e，本實施例中，在第四電阻率外延層上方一次性生長柵氧化層308,柵氧 化層308至少包括氧化娃，柵氧化層308下表面兩端與P型阱區(qū)部分接觸；在柵氧化層308 上方淀積多晶娃層309,且多晶娃層309可采用低壓化學氣相淀積法形成。采用光刻工藝在 多晶娃層表面形成具有柵區(qū)圖案的光刻膠