一種淺溝槽半超結(jié)vdmos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件及其制造工藝技術(shù)領(lǐng)域，尤其是涉及一種淺溝槽半超結(jié) VDMOS器件及其制造方法。
【背景技術(shù)】
[0002] VDMOS (Ve;rtical Double-diffused Metal Oxide Semiconductor,垂直雙擴散金 屬氧化物半導(dǎo)體）器件，是同時具有雙極型晶體管和普通MOS器件的優(yōu)點的功率半導(dǎo)體器 件。與雙極型晶體管相比，它的開關(guān)速度快，開關(guān)損耗小，輸入阻抗高，驅(qū)動功率小，頻率特 性好，跨導(dǎo)線性度高，沒有雙極型功率器件的二次擊穿問題，安全工作區(qū)大。因此，不論是開 關(guān)應(yīng)用還是線性應(yīng)用，VDMOS器件都是理想的功率半導(dǎo)體器件。
[000引對于VDMOS器件而言，它的一個重要指標是導(dǎo)通電阻。隨著VDMOS器件的發(fā)展，其 結(jié)構(gòu)不斷地得到改進，W盡可能地降低導(dǎo)通電阻，從而提高導(dǎo)通電流的能力。
[0004] 現(xiàn)有的VDMOS器件結(jié)構(gòu)如圖1所示，W N型VDMOS器件為例，包括：
[0005] 基底，所述基底包括本體層101和所述本體層之上的外延層102,所述本體層101 包括漏區(qū)，其中，本體層101和外延層102為N型滲雜；
[0006] 位于外延層102內(nèi)的第一體區(qū)103和第二體區(qū)104,所述第一體區(qū)103和第二體區(qū) 104的滲雜狀態(tài)相同，為P型滲雜；
[0007] 位于第一體區(qū)103內(nèi)的第一源區(qū)105,位于第二體區(qū)104內(nèi)的第二源區(qū)106,所述 第一源區(qū)105和第二源區(qū)106的滲雜狀態(tài)相同，為N型滲雜。
[0008] 傳統(tǒng)結(jié)構(gòu)的VDM0S，隨著擊穿電壓的提高，因為外延層滲雜濃度較低而且厚度也比 較大，導(dǎo)致導(dǎo)通電阻將會很大，送就是通常所說的"Si Limit",導(dǎo)通電阻隨著耐壓成2. 5次 方的關(guān)系增加。即導(dǎo)通電阻隨著耐壓的提高而迅速增加；同時，其正向?qū)娮韬芨?，?dǎo)致 需要大的芯片面積。由此可見，傳統(tǒng)VDMOS器件具有導(dǎo)通電阻高的缺陷。

【發(fā)明內(nèi)容】

[0009] 有鑒于此，本發(fā)明提供一種淺溝槽半超結(jié)VDMOS器件及其制造方法，W此來解決 傳統(tǒng)結(jié)構(gòu)的VDMOS器件正向?qū)娮柽^大，單位面積電流導(dǎo)通能力弱等技術(shù)問題。
[0010] 一種淺溝槽半超結(jié)VDMOS器件，包括：
[0011] 第一導(dǎo)電類型襯底；
[0012] 位于所述第一導(dǎo)電類型襯底上方的第一電阻率外延層，且所述第一導(dǎo)電類型襯底 與第一電阻率外延層的導(dǎo)電類型相同；
[0013] 位于所述第一電阻率外延層上方的第二電阻率外延層，且所述第一電阻率外延層 與第二電阻率外延層的導(dǎo)電類型相同；
[0014] 由所述第二電阻率外延層上表面延伸至第二電阻率外延層底部的兩個第H電阻 率外延層，兩個第H電阻率外延層間隔設(shè)置；且所述第H電阻率外延層的導(dǎo)電類型與所述 第二電阻率外延層的導(dǎo)電類型相反；
[0015] 位于所述第二電阻率外延層上方的第四電阻率外延層，且所述第四電阻率外延層 的導(dǎo)電類型與所述第二電阻率外延層的導(dǎo)電類型相同；
[0016] 由第四電阻率外延層上表面注入，且與所述兩第H電阻率外延層相連的兩阱區(qū)， 所述阱區(qū)的導(dǎo)電類型與所述第H電阻率外延層導(dǎo)電類型相同；
[0017] 位于所述兩阱區(qū)上方的第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)，W及位于所述第一 源區(qū)和第二源區(qū)表面的源極金屬層；
[0018] 位于所述第一導(dǎo)電類型襯底下方的漏極金屬層；位于所述第一源區(qū)和第二源區(qū)之 間，且位于所述第四電阻率外延層上方的柵極區(qū)，W及位于柵極區(qū)上表面的柵極金屬層。
[0019] 進一步的，所述第一電阻率外延層的電阻率為5-20歐姆?厘米；所述第二電阻率 外延層的電阻率為2-10歐姆?厘米；所述溝槽內(nèi)的第H電阻率外延層的電阻率為2-10歐 姆.厘米；所述第四電阻率外延層的電阻率為2-10歐姆?厘米。
[0020] 進一步的，所述第二電阻率外延層上表面與第H電阻率外延層上表面在同一平面 內(nèi)。
[0021] 一種淺溝槽半超結(jié)VDMOS器件的制造方法，包括：
[0022] 提供第一導(dǎo)電類型襯底；
[0023] 在所述第一導(dǎo)電類型襯底上方生成第一電阻率外延層，且所述第一導(dǎo)電類型襯底 與第一電阻率外延層的導(dǎo)電類型相同；
[0024] 在第一電阻率外延層生成第二電阻率外延層，且所述第一電阻率外延層與第二電 阻率外延層的導(dǎo)電類型相同；
[00巧]在所述第二電阻率外延層上表面且由上表面延伸至第二電阻率外延層底部刻制 兩溝槽區(qū)，兩溝槽區(qū)間隔設(shè)置，兩溝槽內(nèi)生成第二導(dǎo)電類型的第H電阻率外延層，且所述第 H電阻率外延層的導(dǎo)電類型與所述第二電阻率外延層的導(dǎo)電類型相反；
[0026] 在所述第二電阻率外延層上方生成第四電阻率外延層，且所述第四電阻率外延層 的導(dǎo)電類型與所述第二電阻率外延層的導(dǎo)電類型相同；
[0027] 在第四電阻率外延層上表面注入，且與所述溝槽內(nèi)的第H電阻率外延層相連的兩 阱區(qū)，所述阱區(qū)的導(dǎo)電類型與所述第H電阻率外延層導(dǎo)電類型相同；
[0028] 在所述兩阱區(qū)上方生成第一導(dǎo)電類型的第一源區(qū)和第二源區(qū)；
[0029] 在所述第一源區(qū)和第二源區(qū)之間，且位于所述第四電阻率外延層上方生成柵極 區(qū)。
[0030] 分別在所述第一導(dǎo)電類型襯底下方形成漏極金屬層；在所述柵極區(qū)上方形成柵極 金屬層；在第一源區(qū)和第二源區(qū)上方形成源極金屬層；在所述襯底下方形成漏極金屬層。
[0031] 進一步的，所述第一電阻率外延層的電阻率為5-20歐姆?厘米；所述第二電阻率 外延層的電阻率為2-10歐姆?厘米；所述溝槽內(nèi)的第H電阻率外延層的電阻率為2-10歐 姆.厘米；所述第四電阻率外延層的電阻率為2-10歐姆?厘米。
[0032] 進一步的，所述溝槽的寬度為O-IOum之間，深度為0-30um之間。
[0033] 進一步的，所述溝槽內(nèi)生成的第H電阻率外延層，超出第二電阻率外延層上表面 部分經(jīng)過機械拋光或者化學(xué)刻蝕后，使第二電阻率外延層上表面與第H電阻率外延層上表 面在同一平面上。
[0034] 優(yōu)選的，所述阱區(qū)的生成方法為；在第四電阻率外延層上，利用光刻膠作為阻擋 層，在所述溝槽上方注入與溝槽內(nèi)導(dǎo)電類型相同的雜質(zhì)離子，經(jīng)熱退火后即形成阱區(qū)。
[0035] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地說是公開了一種淺溝槽半超結(jié)VDMOS器件及 其制造方法。本發(fā)明通過在傳統(tǒng)VDMOS結(jié)構(gòu)中引入一個淺的溝槽區(qū)，里面填上適當電阻率 的某一導(dǎo)電類型的外延層，經(jīng)化學(xué)機械拋光（CM巧或化學(xué)刻蝕后，使得該外延層僅留在溝 槽內(nèi)。然后再生長具有與上述相反導(dǎo)電類型的外延層，接著利用光刻膠作為阻擋層，在溝槽 內(nèi)的外延層上方，注入與該外延層相同導(dǎo)電類型的雜質(zhì)離子，經(jīng)熱退火后形成阱區(qū)，經(jīng)過 一定的熱過程，該阱區(qū)和溝槽內(nèi)的外延層相連，使原來傳統(tǒng)結(jié)構(gòu)VDMOS變成半超結(jié)的結(jié)構(gòu)。 本發(fā)明中，淺溝槽中填入某一導(dǎo)電類型的外延層，并與其上方具有相同導(dǎo)電類型的阱區(qū)相 連形成一個柱，此柱的深度與傳統(tǒng)的超結(jié)器件結(jié)構(gòu)相比，要淺很多，故我們稱其為半超結(jié)； 其與傳統(tǒng)的超結(jié)VDMOS器件相比，兼顧了工藝流程的成本，方便制備；同時由于半超結(jié)結(jié)構(gòu) 的存在，可W實現(xiàn)VDMOS中單位面積的電場強度的提高，即耐壓能力增強，從而可使用具有 更低電阻率的外延，大大降低導(dǎo)通電阻的內(nèi)阻，使正向?qū)娮璐蠓档停瑔挝幻娣e電流 導(dǎo)通能力更強。
【附圖說明】
[0036] 下面結(jié)合附圖作進一步說明
[0037] 附圖1是現(xiàn)有技術(shù)中VDMOS管的結(jié)構(gòu)示意圖；
[0038] 附圖2為本發(fā)明實施例提供的淺溝槽半超結(jié)VDMOS器件