一種疊層片式電子元器件的制造方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子元器件制造領(lǐng)域，具體涉及一種疊層片式電子元器件的制造方法。
【【背景技術(shù)】】
[0002]現(xiàn)有技術(shù)中，疊層片式電子元器件的端電極的形成，均為在產(chǎn)品燒制成型、將產(chǎn)品棱角打磨圓滑后，采用治具將產(chǎn)品排列固定，然后將端電極漿料通過浸粘或膠輪轉(zhuǎn)移等方式包覆在產(chǎn)品的特定位置形成端電極涂層(俗稱端電極)并烘干，然后再經(jīng)過高溫燒成(俗稱為燒銀、端電極燒成)，并電鍍上保護層(一般情況下電鍍鎳層和錫層)以保證端電極的焊接可靠性。如圖2所示，電極生料帶上的引出電極111、121伸出生料帶的邊沿(也即是電子元器件的兩端)，端電極涂層在電子元器件的兩端與引出電極111、121形成接觸，然后進行高溫燒成。
[0003]在以上技術(shù)中，引出電極先經(jīng)過高溫燒結(jié)，然后再和端電極涂層進行低溫燒結(jié)，因端電極的燒成溫度遠低于銀的熔點，端電極與引出電極的結(jié)合并不牢固；并且，引出電極設(shè)計時因結(jié)構(gòu)上的限制，顯露在外與端電極接觸的面積很少(如圖2所示，引出電極與端電極幾乎是線接觸)，這樣導(dǎo)致引出電極與端電極間存在較大的接觸電阻，在一些要求產(chǎn)品有極低的內(nèi)阻或大的通流能力時，上述的端電極極易出現(xiàn)連接可靠性的不良。
【
【發(fā)明內(nèi)容】
】
[0004]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種疊層片式電子元器件的制造方法，使得制作的疊層片式電子元件的接觸電阻更??；在進一步方案中，使得疊層式電子元器件端電極與內(nèi)電極的連接可靠性得到改善，產(chǎn)品在焊接時開路的可能性減小。
[0005]—種疊層片式電子元器件的制造方法，包括胚體制作步驟、坯體燒結(jié)步驟和端電極燒成步驟；
[0006]所述胚體制作步驟包括如下步驟:
[0007]將多層電極生料帶進行層疊得到電極生料帶體;其中，每層電極生料帶表面上印刷有內(nèi)電極，在所述電極生料帶體中最上層的電極生料帶上的內(nèi)電極為上引出電極，最下層的電極生料帶上的內(nèi)電極為下引出電極；
[0008]在多層第一生料帶對應(yīng)上引出電極的位置加工出第一通孔，并在通孔內(nèi)填入電極漿料，將所述多層第一生料帶層疊在所述最上層的電極生料帶上，并使每一層的第一生料帶的第一通孔對齊；
[0009]在多層第二生料帶對應(yīng)下引出電極的位置加工出第二通孔，并在通孔內(nèi)填入電極漿料，將所述多層第二生料帶層疊在所述最下層電極生料帶的下方，并使每一層的第二生料帶的第二通孔對齊；
[0010]在最上層的第一生料帶上印刷上表面電極，所述上表面電極覆蓋第一通孔內(nèi)的電極漿料，在最下層的第二生料帶上印刷下表面電極，所述下表面電極覆蓋第二通孔內(nèi)的電極漿料；
[0011 ]所述坯體燒結(jié)步驟包括如下步驟:
[0012]將所述胚體進行燒結(jié)，上表面電極、第一通孔內(nèi)的電極漿料與上引出電極在高溫下熔接成一個整體，下表面電極、第二通孔內(nèi)的電極漿料與下引出電極在高溫下熔接成一個整體；
[0013]所述端電極燒成步驟包括如下步驟:
[0014]在燒結(jié)后的胚體兩端上形成覆蓋所述上表面電極的第一端電極以及覆蓋所述下表面電極的第二端電極；
[0015]將具有所述第一端電極和第二端電極的胚體進行端電極燒成。
[0016]在一個實施例中，
[0017]所述坯體燒結(jié)步驟的燒結(jié)溫度高于端電極燒成步驟的燒結(jié)溫度。
[0018]在一個實施例中，
[0019]所述坯體燒結(jié)溫度為850°C?900°C。
[0020]在一個實施例中，
[0021]所述第一端電極的面積比上表面電極的面積大，所述第二端電極的面積比下表面電極的面積大。
[0022]在一個實施例中，
[0023]所述內(nèi)電極采用銀漿印刷而成。
[0024]在一個實施例中，
[0025]所述端電極燒成溫度為600°C?800°C。
[0026]在一個實施例中，
[0027]通過印刷方式將電極漿料分別注入第一通孔或第二通孔。
[0028]本發(fā)明的有益效果是:
[0029]增大了引出電極與端電極的接觸面積，改善了產(chǎn)品的引出電極與端電極的連接可靠性，降低了引出電極與端電極之間的接觸電阻。在一些實施例中，還可以使得疊層式電子元器件端電極與內(nèi)電極的連接可靠性得到改善，產(chǎn)品在焊接時開路的可能性減小。
【【附圖說明】】
[0030]圖1是本發(fā)明一種實施例的疊層片式電子元器件的組裝示意圖；
[0031]圖2是本發(fā)明另一種實施例的疊層片式電子元器件的組裝示意圖；
[0032]圖3是本發(fā)明一種實施例的疊層片式電子元器件的示意圖。
【【具體實施方式】】
[0033]以下對發(fā)明的較佳實施例作進一步詳細說明。
[0034]如圖1所示，一種實施例的疊層片式電子元器件I的制造方法，包括胚體制作步驟、第一燒結(jié)步驟和第二燒結(jié)步驟。其中疊層片式電子元器件可以是電感元件或電容元件。
[0035]所述胚體制作步驟包括如下步驟:
[0036]S1、將多層電極生料帶進行層疊得到電極生料帶體;其中，每層電極生料帶表面上印刷有內(nèi)電極，在所述電極生料帶體中最上層的電極生料帶11上的內(nèi)電極111為上引出電極，最下層的電極生料帶12上的內(nèi)電極121為下引出電極，最上層的電極生料帶11與最下層的電極生料帶12之間還可以具有層疊的電極生料帶(圖1中沒有顯示)。對于電感元件，相鄰層的電極生料帶上的內(nèi)電極需要依次連接，從而形成一個線圈。
[0037]S2、在多層第一生料帶13對應(yīng)上引出電極111的位置加工出第一通孔131，并在第一通孔內(nèi)填入電極漿料，將所述多層第一生料帶13層疊在所述最上層的電極生料帶11上，并使每一層的第一生料帶13的第一通孔13對齊、連通。
[0038]S3、在多層第二生料帶14對應(yīng)下引出電極121的位置加工出第二通孔141，并在第二通孔內(nèi)填入電極漿料，將所述多層第二生料帶141層疊在所述最下層電極生料帶12的下方，并使每一層的第二生料帶14的第二通孔對齊連通；<