280可露出多層導(dǎo)電層結(jié)構(gòu)中的底層導(dǎo)電層。在某些實(shí)施例中，開(kāi)口 180與開(kāi)口 280位于導(dǎo)電墊160的相對(duì)兩側(cè)。
[0041]圖案化的重布線層300設(shè)置于第一基底100的下表面100b，且順應(yīng)性延伸至通孔240的側(cè)壁及底部上，并填滿開(kāi)口 280，因此重布線層300突出于第一基底100的上表面100a。在其他實(shí)施例中，重布線層300可同時(shí)填滿通孔240及開(kāi)口 280。重布線層300可通過(guò)絕緣層260與第一基底100電性隔離，且可經(jīng)由通孔240及開(kāi)口 280直接電性接觸或間接電性連接露出的導(dǎo)電墊160。因此，通孔240及開(kāi)口 280內(nèi)的重布線層300也稱為硅通孔電極(through silicon via，TSV)。在一實(shí)施例中，重布線層300可包括招、銅、金、鈾、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。
[0042]在本實(shí)施例中，晶片封裝體還包括互相連通的一側(cè)邊凹陷360及一側(cè)邊凹陷380，位于導(dǎo)電墊160外側(cè)。側(cè)邊凹陷360貫穿絕緣層140，且側(cè)邊凹陷380自側(cè)邊凹陷360的底部朝下表面100b延伸而貫穿第一基底100，進(jìn)而露出第一基底100的下表面100b上的絕緣層260。在本實(shí)施例中，側(cè)邊凹陷380的一側(cè)壁構(gòu)成第一基底100的側(cè)壁101。在一實(shí)施例中，側(cè)壁101傾斜于第一基底100的上表面100a。在其他實(shí)施例中，側(cè)壁101可大致上垂直于第一基底100的上表面100a。
[0043]在本實(shí)施例中，側(cè)邊凹陷380的尺寸大于側(cè)邊凹陷360的尺寸，使得絕緣層140自第一基底100的上表面100a橫向延伸而突出于第一基底100的側(cè)壁101。在本實(shí)施例中，第一基底100的下表面100b上的絕緣層260及重布線層300皆自第一基底100的下表面100b橫向延伸而突出于第一基底100的側(cè)壁101。再者，絕緣層260具有一個(gè)或一個(gè)以上的開(kāi)口 400，對(duì)應(yīng)地露出突出于側(cè)壁101的重布線層300。
[0044]另外，請(qǐng)同時(shí)參照?qǐng)D1H及圖2，其分別繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面示意圖及平面示意圖。在本實(shí)施例中，側(cè)邊凹陷360及側(cè)邊凹陷380沿著第一基底100的周圍延伸而橫跨第一基底100的四個(gè)側(cè)邊的全部長(zhǎng)度，進(jìn)而露出第一基底100的四個(gè)側(cè)邊下方的絕緣層260。在另一實(shí)施例中，側(cè)邊凹陷360及側(cè)邊凹陷380可僅沿著第一基底100的其中一個(gè)側(cè)邊的一部分或全部長(zhǎng)度橫向延伸。又另一實(shí)施例中，側(cè)邊凹陷360及側(cè)邊凹陷380可橫跨第一基底100的其中一個(gè)側(cè)邊的全部長(zhǎng)度，且還沿著相鄰的另一側(cè)邊的一部分或全部長(zhǎng)度橫向延伸。在其它實(shí)施例中，側(cè)邊凹陷360及側(cè)邊凹陷380可橫跨第一基底100的其中一個(gè)側(cè)邊的全部長(zhǎng)度，且還沿著相鄰的兩側(cè)邊的一部分或全部長(zhǎng)度橫向延伸?？梢岳斫獾氖?，雖然未繪示于圖式中，只要側(cè)邊凹陷沿著第一基底100的至少一個(gè)側(cè)邊的一部分或全部長(zhǎng)度橫向延伸，側(cè)邊凹陷的實(shí)際數(shù)量及位置取決于設(shè)計(jì)需求。
[0045]再者，如圖2所示，絕緣層140具有多個(gè)開(kāi)口 180，露出對(duì)應(yīng)的導(dǎo)電墊160。通孔240位于對(duì)應(yīng)的導(dǎo)電墊160下方，而重布線層300自導(dǎo)電墊160及通孔240下方橫向延伸至絕緣層260下方。為清楚表示，此處以虛線繪示出重布線層300的輪廓。絕緣層260具有多個(gè)開(kāi)口 400，露出對(duì)應(yīng)的重布線層300?？梢岳斫獾氖牵瑘D2所示的部件的數(shù)量、形狀及位置取決于設(shè)計(jì)需求而不限定于此。
[0046]第二基底320可通過(guò)一接合層340設(shè)置于下表面100b的絕緣層260上。在本實(shí)施例中，第二基底320可包括玻璃、硅或其他適合作為承載基底的材料。在某些實(shí)施例中，第二基底320內(nèi)可包括特定應(yīng)用集成電路(applicat1n-specific integrated circuit，ASIC)、信號(hào)處理器(signal processor)或其他電子部件。在本實(shí)施例中，接合層340填滿通孔240。在其他實(shí)施例中，接合層340可部分填入通孔240或完全不填入通孔240。在本實(shí)施例中，接合層340可包括粘著膠(glue)、氧化物、氧化物及金屬、聚合物或其他適合的接合材料。
[0047]—外部元件420可通過(guò)一粘著層(未繪示)貼附于第二基底320。在本實(shí)施例中，外部元件420可為電路板、晶片或中介層(interposer)。
[0048]一個(gè)或一個(gè)以上的外部導(dǎo)電結(jié)構(gòu)440設(shè)置于對(duì)應(yīng)的開(kāi)口 400內(nèi)，以通過(guò)露出的重布線層300電性連接至對(duì)應(yīng)的導(dǎo)電墊160。再者，外部導(dǎo)電結(jié)構(gòu)440延伸至外部元件420上，以將導(dǎo)電墊160與外部元件420電性連接。在其他實(shí)施例中，外部導(dǎo)電結(jié)構(gòu)440可設(shè)置于絕緣層140的開(kāi)口 180內(nèi)，而電性連接至對(duì)應(yīng)的導(dǎo)電墊160?？梢岳斫獾氖?，外部導(dǎo)電結(jié)構(gòu)440的實(shí)際數(shù)量及位置取決于設(shè)計(jì)需求。雖然未繪示于圖式中，可選擇性將一個(gè)以上的外部導(dǎo)電結(jié)構(gòu)440分別設(shè)置于開(kāi)口 400及開(kāi)口 180內(nèi)。在一實(shí)施例中，夕卜部導(dǎo)電結(jié)構(gòu)440可由開(kāi)口 400內(nèi)的接合球(bonding ball)及自接合球延伸至外部元件420的接線(wire)所構(gòu)成。再者，外部導(dǎo)電結(jié)構(gòu)440可包括金或其他適合的導(dǎo)電材料。
[0049]在一實(shí)施例中，外部導(dǎo)電結(jié)構(gòu)440的最高部分低于第一基底100的上表面100a。在其他實(shí)施例中，外部導(dǎo)電結(jié)構(gòu)440的最高部分可突出于第一基底100的上表面100a。
[0050]—封裝層(encapsulant)460可選擇性覆蓋外部導(dǎo)電結(jié)構(gòu)440及一部分的第一基底100，或可還延伸至第一基底100上表面100a上，以于感測(cè)區(qū)或元件區(qū)110上方形成一扁平化接觸表面。此處僅繪示出封裝層460于感測(cè)區(qū)或元件區(qū)110上方形成扁平化接觸表面的實(shí)施例作為范例說(shuō)明。在本實(shí)施例中，封裝層460可由形塑材料(molding material)或密封材料(sealing material)所構(gòu)成。
[0051]—般而言，晶片的感測(cè)區(qū)或元件區(qū)及導(dǎo)電墊通常位于晶片的有源面，若將晶片的外部電性連接路徑形成于有源面上，則需要在有源面上沉積多層膜層(例如，絕緣層)，因而造成有源面上的感測(cè)區(qū)的敏感度降低。
[0052]根據(jù)本發(fā)明的上述實(shí)施例，重布線層300通過(guò)第一基底100內(nèi)的通孔240而電性連接至導(dǎo)電墊160，并自第一基底100的下表面100b橫向延伸至突出于第一基底100的側(cè)壁101。如此一來(lái)，第一基底100的外部電性連接路徑自第一基底100的內(nèi)部經(jīng)由第一基底100的下表面100b而延伸至第一基底100的外側(cè)，因此能夠避免由于第一基底100的上表面100a上具有過(guò)多膜層造成感測(cè)區(qū)或元件區(qū)110的敏感度降低或光線穿透率降低的問(wèn)題。再者，由于本發(fā)明實(shí)施例的重布線層300橫向突出于第一基底100的側(cè)壁101，因此用以將導(dǎo)電墊160與外部元件420彼此電性連接的外部導(dǎo)電結(jié)構(gòu)(例如，打線)440可設(shè)置于第一基底100的外側(cè)，而非第一基底100的上表面100a上，使得外部導(dǎo)電結(jié)構(gòu)440的最高高度可低于上表面100a。如此一來(lái)，能夠降低晶片封裝體的整體高度，進(jìn)而可縮小具有感測(cè)功能的電子產(chǎn)品的尺寸。
[0053]以下配合圖1A至1H及圖2說(shuō)明本發(fā)明一實(shí)施例的晶片封裝體的制造方法，其中圖1A至1H以及圖2分別繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面示意圖及平面示意圖。
[0054]請(qǐng)參照?qǐng)D1A，提供一第一基底100，其具有一上表面100a及一下表面100b，且包括多個(gè)晶片區(qū)。為簡(jiǎn)化圖式，此處僅繪示出局部的單一晶片區(qū)120。在一實(shí)施例中，第一基底100可為一硅基底或其他半導(dǎo)體基底。舉例來(lái)說(shuō)，第一基底100可為一硅晶圓，以利于進(jìn)行晶圓級(jí)封裝制程。
[0055]在本實(shí)施例中，第一基底100的上表面100a上具有一絕緣層140。一般而言，絕緣層140可由層間介電層、金屬間介電層及覆蓋的鈍化層組成。為簡(jiǎn)化圖式，此處僅繪示出單層絕緣層140。在本實(shí)施例中，絕緣層140可包括無(wú)機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。
[0056]在本實(shí)施例中，每一晶片區(qū)120內(nèi)的絕緣層140內(nèi)具有一個(gè)或一個(gè)以上的導(dǎo)電墊160，鄰近于第一基底100的上表面100a。在一實(shí)施例中，導(dǎo)電墊160可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。為簡(jiǎn)化圖式，此處僅以單層導(dǎo)電層作為范例說(shuō)明。在本實(shí)施例中，絕緣層140內(nèi)包括一個(gè)或一個(gè)以上的開(kāi)口 180，以露出對(duì)應(yīng)的導(dǎo)電墊160。