薄膜晶體管陣列基板及薄膜晶體管陣列基板的制備方法
【技術領域】
[0001]本發(fā)明涉及液晶顯示領域，尤其涉及一種薄膜晶體管陣列基板及薄膜晶體管陣列基板的制備方法。
【背景技術】
[0002]在液晶顯示領域，薄膜晶體管陣列基板(Thin Film Transistor Array)包括呈陣列分布的多個薄膜晶體管(Thin Film Transistor，TFT)。薄膜晶體管一般用作開關元件來控制像素電極的作業(yè)，或者用作驅(qū)動元件來驅(qū)動像素。薄膜晶體管陣列基板中的薄膜晶體管的有源層之上通常覆蓋蝕刻保護層，目的是為了在進行源極和柵極蝕刻時保護所述有源層不受破壞，在這種結(jié)構(gòu)的薄膜晶體管中通常需要將蝕刻阻擋層圖案化，從而增加了一道掩膜板工序來進行蝕刻阻擋層的圖案化，從而增加了所述薄膜晶體管陣列基板的制備時間。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種薄膜晶體管陣列基板，所述薄膜晶體管陣列基板包括:
[0004]基板，所述基板包括相對設置的第一表面及第二表面；
[0005]柵極，設置在所述第一表面上；
[0006]第一絕緣層，覆蓋在所述柵極上；
[0007]有源層，設置在所述第一絕緣層遠離所述基板的表面上；
[0008]源極和漏極，所述源極和所述漏極分別設置在所述第一絕緣層上且分別設置于所述有源層的相對的兩端，并且所述源極和所述漏極分別與所述有源層的端面接觸；
[0009]第二絕緣層，所述第二絕緣層覆蓋所述有源層、所述源極及所述漏極，所述第二絕緣層上設置用于裸露所述源極或所述漏極的貫孔；
[0010]像素電極，所述像素電極設置在所述第二絕緣層上，并通過所述貫孔與所述源極或所述漏極連接。
[0011 ]其中，所述薄膜晶體管陣列基板還包括:
[0012]所述第二絕緣層上開設有第一貫孔及第二貫孔，所述第一貫孔對應所述源極設置，所述第二貫孔對應所述漏極設置，所述像素電極通過所述第二貫孔與所述漏極連接；
[0013]所述薄膜晶體管陣列基板還包括第一電極，所述第一電極通過所述第一貫孔與所述源極相連。
[0014]其中，所述第一電極與所述像素電極在同一工序中制備。
[0015]其中，所述有源層包括金屬氧化物半導體，所述源極和漏極包括經(jīng)離子注入的金屬氧化物半導體。
[0016]其中，所述有源層包括銦鎵鋅氧化物、銦錫氧化物、銦鋅氧化物、氧化銦或者氧化鋅等之一或者任意組合。
[0017]本發(fā)明還提供了一種薄膜晶體管陣列基板的制備方法，所述薄膜晶體管陣列基板的制備方法包括:
[0018]提供基板，所述基板包括相對設置的第一表面及第二表面；
[0019]形成柵極，所述柵極設置在所述第一表面上；
[0020]形成第一絕緣層，所述第一絕緣層覆蓋在所述柵極上；
[0021 ]在所述第一絕緣層上形成金屬氧化物半導體層；
[0022]對所述金屬氧化物半導體層的兩端區(qū)域進行離子注入，經(jīng)過離子注入的金屬氧化物半導體層的兩端區(qū)域分別為源極和漏極，未經(jīng)過離子注入的金屬氧化物半導體層的區(qū)域為有源層；
[0023]形成第二絕緣層，所述第二絕緣層覆蓋所述源極、所述漏極及所述有源層；
[0024]在所述第二絕緣層上開設用于裸露所述源極或所述漏極的貫孔；
[0025]形成像素電極，所述像素電極設置在所述第二絕緣層上，并通過所述貫孔與所述源極或所述漏極連接。
[0026]其中，所述步驟“在所述第二絕緣層上開設用于裸露所述源極或所述漏極的貫孔”包括:
[0027]在所述第二絕緣層上開設第一貫孔及第二貫孔，所述第一貫孔對應所述源極設置，所述第二貫孔對應所述漏極設置；
[0028]相應地，所述步驟“形成像素電極，所述像素電極設置在所述第二絕緣層上，并通過所述貫孔與所述源極或所述漏極連接”包括:
[0029]形成像素電極，所述像素電極設置在所述第二絕緣層上，且所述像素電極通過所述第二貫孔與所述漏極連接；
[0030]所述薄膜晶體管陣列基板的制備方法還包括:
[0031]形成第一電極，所述第一電極通過所述第一貫孔與所述源極相連。
[0032]其中，所述步驟“對所述金屬氧化物半導體層的兩端區(qū)域進行離子注入，經(jīng)過離子注入的金屬氧化物半導體層的兩端區(qū)域分別為源極和漏極，未經(jīng)過離子注入的金屬氧化物半導體層的區(qū)域形成有源層”包括:
[0033]在所述金屬氧化物半導體層上覆蓋第一光阻層；
[0034]圖案化所述第一光阻層，以露出所述金屬氧化物半導體層的兩端區(qū)域；
[0035]以圖案化的所述第一光阻層為掩膜對所述金屬氧化物半導體層進行離子注入，經(jīng)過離子注入的金屬氧化物半導體層的兩端區(qū)域分別為所述源極和所述漏極，未經(jīng)過離子注入的金屬氧化物半導體的區(qū)域為有源層；
[0036]剝離所述第一光阻層。
[0037]其中，所述步驟“在所述第二絕緣層上開設第一貫孔及第二貫孔，所述第一貫孔對應所述源極設置，所述第二貫孔對應所述漏極設置”包括:
[0038]在所述第二絕緣層上覆蓋第二光阻層；
[0039]圖案化所述第二光阻層，以移除對應所述源極及所述漏極正上方的第二光阻層，以漏出部分第二絕緣層；
[0040]以圖案化的第二光阻層為掩膜，蝕刻所述第二絕緣層，以在所述第二絕緣層上開設所述第一貫孔及所述第二貫孔；
[0041]剝離所述第二光阻層。
[0042]其中，所述像素電極與所述第一電極在同一工序中制備:
[0043]形成透明導電層，所述透明導電層覆蓋所述第二絕緣層、所述源極及所述漏極；
[0044]圖案化所述透明導電層，保留設置在所述源極上及所述漏極上的透明導電層，以及與設置在所述漏極上的透明導電層相連的透明導電層，其中，設置在所述源極上的透明導電層為所述第一電極，設置在所述漏極上的透明導電層為所述像素電極。
[0045]相較于現(xiàn)有技術，本發(fā)明的薄膜晶體管陣列基板的制備方法在第一絕緣層(柵極絕緣層)上形成金屬氧化物半導體層，并對金屬氧化物半導體層的兩端區(qū)域進行離子注入，經(jīng)過離子注入的金屬氧化物半導體層的兩端區(qū)域分別形成源極和漏極，未經(jīng)過離子注入的金屬氧化物半導體層的區(qū)域為有源層。由此可見，所述源極和所述漏極的形成與所述有源層的形成可以在同一工序中制備，不需要額外增加所述源極和所述漏極制備時的阻擋層圖案化的工序，從而節(jié)約了薄膜晶體管陣列基板的制備時間。
【附圖說明】
[0046]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0047]圖1為本發(fā)明一較佳實施方式的薄膜晶體管陣列基板的剖面結(jié)構(gòu)示意圖。
[0048]圖2為本發(fā)明一較佳實施方式的薄膜晶體管陣列基板的制備方法的流程圖。
[0049]圖3至圖17為薄膜晶體管陣列基板的制備方法的各流程對應的結(jié)構(gòu)示意圖。
【具體實施方式】
[0050]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0051]請參閱圖1，圖1為本發(fā)明一較佳實施方式的薄膜晶體管陣列基板的剖面結(jié)構(gòu)示意圖。所述薄膜晶體管陣列基板100包括基板110、柵極120、第一絕緣層130、有源層140、源極150、漏極160、第二絕緣層170及像素電極190。所述基板110包括相對設置的第一表面110a及第二表面110b，所述柵極120設置在所述第一表面110a上，所述第一絕緣層130覆蓋在所述柵極120上。所述有源層140設置在所述第一絕緣層130遠離所述基板110的表面上。所述源極150和所述漏極160分別設置在所述第一絕緣層130上且分別設置于所述有源層140的相對的兩端，并且所述源極150和所述漏極160分別與所述有源層140的端面接觸。所述源極150及所述漏極160與所述有源層140位于同一層。所述第二絕緣層170覆蓋所述有源