半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制造方法。本發(fā)明特別是關(guān)于一種其中多個(gè)第一孔洞和多個(gè)第二孔洞至少在一排列方向上彼此等距地分離的半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]隨著疊層于三維半導(dǎo)體結(jié)構(gòu)中的層數(shù)增加，三維半導(dǎo)體結(jié)構(gòu)中的線形結(jié)構(gòu)的高度也跟著增加，并因而面臨倒塌或彎曲的問(wèn)題。相較于線形結(jié)構(gòu)，孔洞結(jié)構(gòu)的強(qiáng)度更高。因此，孔洞結(jié)構(gòu)被引入至三維半導(dǎo)體結(jié)構(gòu)中。舉例來(lái)說(shuō)，在三維垂直通道存儲(chǔ)元件中，可構(gòu)建用于形成位線的孔洞。
[0003]在三維垂直通道存儲(chǔ)元件中，因?yàn)榻饘倬哂休^低的電阻，字線層較佳地是由金屬所形成。如此一來(lái)，便需要進(jìn)行將多晶硅替換成金屬的步驟。此一替換步驟典型地是通過(guò)孔洞來(lái)進(jìn)行。
[0004]然而，用于字線替換的孔洞和用于位線的孔洞并不是由自對(duì)準(zhǔn)工藝所制造。因此，需要保留用于對(duì)準(zhǔn)的工藝窗(process window),且存儲(chǔ)單元整體的尺寸增大。盡管如此，二種孔洞之間依然存在不對(duì)準(zhǔn)的情況。

【發(fā)明內(nèi)容】

[0005]在本發(fā)明中，提供一種其中多個(gè)第一孔洞和多個(gè)第二孔洞至少在一排列方向上彼此等距地分離的半導(dǎo)體結(jié)構(gòu)及其制造方法。
[0006]根據(jù)一些實(shí)施例，所述半導(dǎo)體結(jié)構(gòu)的制造方法包括下列步驟。首先，形成一疊層于位在一基板上的一底層上，此一疊層是由交替的多個(gè)犧牲層和多個(gè)絕緣層所構(gòu)成。接著，同時(shí)形成貫穿疊層的多個(gè)第一孔洞和多個(gè)第二孔洞。
[0007]根據(jù)一些實(shí)施例，所述半導(dǎo)體結(jié)構(gòu)包括一底層、一疊層、及多個(gè)第一孔洞和多個(gè)第二孔洞。底層形成于基板上疊層形成于底層上。疊層是由交替的多個(gè)犧牲層和多個(gè)絕緣層所構(gòu)成。第一孔洞和第二孔洞貫穿疊層。第一孔洞和第二孔洞是至少在一排列方向上彼此等距地分離。
[0008]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下:
【附圖說(shuō)明】
[0009]圖1A-圖11B為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的制造方法的示意圖。
[0010]圖12A-圖20B為根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的制造方法的示意圖。
[0011]【符號(hào)說(shuō)明】
[0012]100、200:半導(dǎo)體結(jié)構(gòu)
[0013]10U201:基板
[0014]102,202:底層
[0015]104、204:疊層
[0016]106、206:犧牲層
[0017]108、208:絕緣層
[0018]110、210:覆蓋層
[0019]112、212:第一孔洞
[0020]114、214:第二孔洞
[0021]116、216:非共形層
[0022]118、218:光刻膠
[0023]120、220:存儲(chǔ)器層
[0024]122、222:導(dǎo)電體
[0025]124、224:暫時(shí)性保護(hù)層
[0026]126,226:疊層
[0027]128、228:導(dǎo)電層
[0028]128’、228’:導(dǎo)電材料
[0029]130,230:絕緣體
[0030]132、232:切割線
[0031]D1、D1’、D2、D2’:方向
[0032]dl、dl，、d2、d2，:間隔
【具體實(shí)施方式】
[0033]以下將說(shuō)明所述半導(dǎo)體結(jié)構(gòu)及其制造方法。為易于解釋，以下的實(shí)施例將特別以三維垂直通道存儲(chǔ)元件(例如三維垂直通道NAND存儲(chǔ)元件)為例。然而，本發(fā)明并不受限于此，舉例來(lái)說(shuō)，所述方法可應(yīng)用于其他半導(dǎo)體結(jié)構(gòu)。
[0034]圖1A-圖11B為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的制造方法的示意圖。在此一實(shí)施例中，雖然不特別限制，但用于位線的孔洞(在下文稱為第一孔洞)和用于字線替換的孔洞(在下文稱為第二孔洞)是形成為具有相同的形狀及尺寸。在此一實(shí)施例中，存儲(chǔ)器層為直線形態(tài)。為求清楚，元件可能不是依照其真正的相對(duì)尺寸加以繪示，且圖式中可能省略部分兀件符號(hào)。
[0035]請(qǐng)參照?qǐng)D1A和圖1B，其分別繪示俯視視圖和沿著B-B’剖面線的剖面視圖。可提供一基板101，此一基板101選擇性地伴隨著形成于其上的層及/或元件。可形成一底層102于基板101上。底層102可由氧化物形成，并在接下來(lái)的步驟中作為刻蝕停止層。形成一疊層104于底層102上，此一疊層104是由交替的多個(gè)犧牲層106和多個(gè)絕緣層108所構(gòu)成。犧牲層106可由氮化硅(SiN)或多晶硅形成，特別是可由氮化硅(SiN)形成。絕緣層108可由氧化物形成。形成一覆蓋層110于疊層104上。在犧牲層106是由氮化硅(SiN)所形成的例子中，覆蓋層110可由多晶硅形成。而在犧牲層106是由多晶硅所形成的例子中，覆蓋層110可由氮化硅(SiN)形成。
[0036]請(qǐng)參照?qǐng)D2A和圖2B，同時(shí)形成貫穿覆蓋層110及疊層104的多個(gè)第一孔洞112和多個(gè)第二孔洞114。在此一實(shí)施例中，第一孔洞112和第二孔洞114是交替地排列成矩陣。然而，第一孔洞112和第二孔洞114可依照所需以其他方式排列。在此將第一孔洞112和第二孔洞114繪示成具有相同的圓形剖面及尺寸，然而在另一實(shí)施例中，第一孔洞112和第二孔洞114的形狀及/或尺寸可以不同。
[0037]由于第一孔洞112和第二孔洞114是同時(shí)形成，它們彼此之間可精確地對(duì)準(zhǔn)。更具體地說(shuō)，至少在一排列方向D1或D2上，第一孔洞112和第二孔洞114是彼此等距地分離。舉例來(lái)說(shuō)，在排列方向D1上，所有的第一孔洞112和第二孔洞114是彼此等距地以間隔dl分離，而在排列方向D2上，所有的第一孔洞112和第二孔洞114是彼此等距地以間隔d2分離。間隔dl的值可等于或不等于間隔d2的值。
[0038]請(qǐng)參照?qǐng)D3A和圖3B,形成一非共形(non-conformal)層116于覆蓋層110上并覆蓋第一孔洞112和第二孔洞114，如此而關(guān)上第一孔洞112和第二孔洞114。由物理氣相沉積(Physical Vapor Deposit1n,PVD)工藝所制造出的層典型地具有非共形的特性。在一范例中，非共形層116可為由物理氣相沉積工藝所制造出的硅氧化物(Si0x)層。
[0039]請(qǐng)參照?qǐng)D4A和圖4B，形成一光刻膠118于非共形層116上，用以刻蝕非共形層116，以打開第一孔洞112?？涛g工藝可以干刻蝕工藝來(lái)進(jìn)行。在一范例中，是應(yīng)用稀釋氫氟酸來(lái)移除較薄的非共形層116的一些部份?？涛g工藝是停止于覆蓋層110上，從而避免過(guò)度刻蝕。接著移除光刻膠118，如圖5A和圖5B所示。
[0040]請(qǐng)參照?qǐng)D6A和圖6B，在第二孔洞114是由非共形層116所關(guān)上的情況下，形成多個(gè)存儲(chǔ)器層120于第一孔洞112的側(cè)壁上。存儲(chǔ)器層120可具有氧化物/氮化物/氧化物(0N0)結(jié)構(gòu)或氧化物/氮化物/氧化物/氮化物/氧化物(0Ν0Ν0)結(jié)構(gòu)。接著，填充一導(dǎo)電體122至第一孔洞112中。導(dǎo)電體122可為多晶硅或其他適合的通道材料。導(dǎo)電體122可形成多晶硅結(jié)構(gòu)或「筆管面」結(jié)構(gòu)(亦即，在第一孔洞112的側(cè)壁上形成一層薄的多晶硅層，產(chǎn)生如水管一般的結(jié)構(gòu)，其中的中空處再填充介電質(zhì)；未示于此)。
[0041]之后，可選擇性地進(jìn)行化學(xué)機(jī)械研磨(Chemical Mechanical Polishing, CMP)工藝?；瘜W(xué)機(jī)械研磨工藝的進(jìn)行是用來(lái)移除形成存儲(chǔ)器層120和導(dǎo)電體122的多余材料，并停止于非共形層116上。
[0042]形成一暫時(shí)性保護(hù)層124于覆蓋層110及第一孔洞112中的存儲(chǔ)器層120和導(dǎo)電體122上，以保護(hù)存儲(chǔ)器層120和導(dǎo)電體122。暫時(shí)性保護(hù)層124可由相同于非共形層116的材料形成。如此一來(lái)，剩下的非共形層116部分是合并于暫時(shí)性保護(hù)層124中。接著，如同打開第一孔洞112的步驟，以光刻工藝和刻蝕工藝打開第二孔洞114。
[0043]請(qǐng)參照?qǐng)D7A和圖7B，通過(guò)第二孔洞114移除犧牲層106。犧牲層106可由高選擇性的刻蝕劑移除。在犧牲層106是由氮化硅(SiN)所形成的例子中，，犧牲層106可以使用熱磷酸移除。在犧牲層106是由多晶硅所形成的例子中，犧牲層106可以使用四甲基氫氧化銨(tetramethylammonium hydroxide, TMAH)溶液移除。
[0044]請(qǐng)參照?qǐng)D8A和圖8B，通過(guò)第二孔洞114填充一導(dǎo)電材料128’。接著例如通過(guò)等向性刻蝕工藝移除導(dǎo)電材料128’的位在第二孔洞114中的部分。如此而形成一疊層126，疊層126是由多個(gè)導(dǎo)電層128及絕緣層108所構(gòu)成。導(dǎo)電材料128’可為鎢/氮化鈦(W/TiN)、氮化鈦(TiN)或銅/氮化鉭(Cu/TaN)等等。在一范例中，導(dǎo)電層128是由化學(xué)氣相沉積的鎢(W)和沉積的氮化鈦(TiN)所形成。在填充導(dǎo)電材料128’之前，可選擇性地沉積一高介電常數(shù)材料。
[0045]請(qǐng)參照?qǐng)D9A和圖9B，填充一絕緣體130至第二孔洞114中。絕緣體130可為氧化物。之后，移除暫時(shí)性保護(hù)層124。在一范例中，可進(jìn)行化學(xué)機(jī)械研磨工藝?；瘜W(xué)機(jī)械研磨工藝的進(jìn)行是用來(lái)移除形成絕緣體130的多余材料(如果存在的話)和暫時(shí)性保護(hù)層124，并停止于覆蓋層110上。接著，如圖10A和圖10B所示，移除覆蓋層110，如此而曝露出疊層126。
[0046]請(qǐng)參照?qǐng)D11A和圖11B，在此一實(shí)施例中，可切割最頂層的導(dǎo)電層128及最頂層的絕緣層108，切割線132示于圖11A和圖11B中。在三維垂直通道存儲(chǔ)元件中，被切割的最頂層導(dǎo)電層128可作為串行選擇線，其他導(dǎo)電層128可作為字線和接地選擇線。
[0047]所形成的半導(dǎo)體結(jié)構(gòu)100包括一底層102及形成于底層102上的一疊層126，疊層126是由交替的多個(gè)導(dǎo)電層128和多個(gè)絕緣層108所構(gòu)成。半導(dǎo)體結(jié)構(gòu)100還包括多個(gè)第一孔洞112和多個(gè)第二孔洞114，第一孔洞112和第二孔洞114貫穿疊層126。由于第一孔洞112和第二孔洞114是同時(shí)形成，它們彼此之間可精確地對(duì)準(zhǔn)。至少在一排列方向D1或D2上，第一孔洞112和第二孔洞114是彼此等距地分離。在此一實(shí)施例中，第一孔洞112和第二孔洞114是在正交的二個(gè)方向D1和D2上彼此等距地分離。在排列方向D1上，所有的第一孔洞112和第二孔洞114是彼此等