一種浮柵閃存器件的制造工藝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作技術(shù)領(lǐng)域，尤其涉及一種浮柵閃存器件的制造工藝。
【背景技術(shù)】
[0002]浮柵閃存為高密度存儲(chǔ)器，要求最大限度的利用硅表面積。現(xiàn)有的閃存器件平鋪在硅表面，占用了大量表面積，而硅的縱深得不到有效的利用。除此之外，隨著存儲(chǔ)單元不斷縮小，存儲(chǔ)單元的溝道長(zhǎng)度也在縮小，短溝道效應(yīng)(short channel effect，簡(jiǎn)稱SCE)越來(lái)越嚴(yán)重；同時(shí)控制柵對(duì)浮柵的耦合電容也越來(lái)越小，減小了控制柵對(duì)溝道的控制。勢(shì)必要減薄0N0厚度，而在減薄0Ν0的同時(shí)會(huì)降低電荷的存儲(chǔ)時(shí)間。
[0003]因此，如何能使浮柵閃存最大限度的利用硅表面的同時(shí)高效利用硅深度成為本領(lǐng)域技術(shù)人員面臨的一大難題。

【發(fā)明內(nèi)容】

[0004]鑒于上述問(wèn)題，本發(fā)明提供一種浮柵閃存器件的制造工藝，在硅襯底上首先制備第一溝槽和第二溝槽，分別在第一溝槽和第二溝槽中制備浮柵，然后分別在第一溝槽和第二溝槽中制備控制柵，然后字線，以及形成外圍電極，該技術(shù)方案具體為:
[0005]一種浮柵閃存器件的制造工藝，其中，所述制造工藝包括:
[0006]提供一硅襯底，于所述硅襯底上沉積氮化硅層，于所述沉積有氮化硅層的硅襯底上制備第一溝槽和第二溝槽；
[0007]分別于所述第一溝槽和所述第二溝槽的底部預(yù)設(shè)高度制備摻雜膜；
[0008]分別于所述第一溝槽中的摻雜膜和所述第二溝槽中的摻雜膜上沉積一氧化層，制備慘雜娃層；
[0009]制備一遂川氧化層覆蓋所述氮化硅的層的上表面、所述第一溝槽的側(cè)壁和底部以及所述第二溝槽的側(cè)壁和底部；
[0010]沉積浮柵多晶硅層分別于所述第一溝槽中的側(cè)壁的遂川氧化層表面和第二溝槽的側(cè)壁的遂川氧化層表面，并擱置一預(yù)設(shè)時(shí)間段；
[0011]沉積0Ν0膜與所述浮柵多晶硅層的側(cè)壁和上表面、所述所述浮柵多晶硅之上的第一溝槽的側(cè)壁和所述所述浮柵多晶硅之上的第二溝槽的側(cè)壁；
[0012]于所述第一溝槽沉積多晶硅制備第一控制柵，以及于所述第二溝槽中沉積多晶硅制備第二控制柵；
[0013]分別于所述第一溝槽的浮柵多晶硅層之上的側(cè)壁及所述第二溝槽的浮柵多晶硅層之上的側(cè)壁制備側(cè)墻層，于所述第一溝槽中的側(cè)墻層之間制備第一摻雜多晶硅層，于所述第二溝槽中的側(cè)墻層之間制備第二摻雜多晶硅層；
[0014]于所述第一溝槽和所述第二溝槽之間的硅襯底及氮化硅層制備隔離溝槽，于所述隔離溝槽中沉積高密度氧化層；
[0015]制備源極和漏極，沉積所述高密度氧化層于所述漏極的上表面；
[0016]分別與所述摻雜多晶硅層之上形成字線。
[0017]上述的浮柵閃存器件的制造工藝，其中，所述方法中，采用熱驅(qū)動(dòng)工藝制備所述摻雜娃層。
[0018]上述的浮柵閃存器件的制造工藝，其中，所述方法中，制備所述摻雜膜的方法還包括:
[0019]分別于所述第一溝槽和所述第二溝槽中沉積預(yù)設(shè)厚度的摻雜膜，所述摻雜膜覆蓋所述第一溝槽的側(cè)壁及底部，以及，所述摻雜覆蓋所述第二溝槽的側(cè)壁和底部；
[0020]沉積光阻于所述第一溝槽和第二溝槽，刻蝕去除所述光阻之上的摻雜膜；
[0021]去除所述光阻。
[0022]上述的浮柵閃存器件的制造工藝，其中，所述方法中，分別與所述摻雜多晶硅層之上形成字線的步驟還包括:
[0023]沉積第三摻雜多晶硅層于所述第一摻雜多晶硅層之上，沉積第四摻雜多晶硅層于所述第二摻雜多晶硅之上，沉積第五多晶硅層于隔離溝槽之上；
[0024]沉積一氧化硅層于所述第三多晶硅層、所述第四多晶硅及第五多晶硅之上，以所述氧化硅層為掩膜，刻蝕形成字線。
[0025]上述的浮柵閃存器件的制造工藝，其中，所述摻雜膜為摻雜砷的氧化硅。
[0026]上述的浮柵閃存器件的制造工藝，其中，所述摻雜膜為摻雜砷的氮化硅。
[0027]上述的浮柵閃存器件的制造工藝，其中，采用離子注入的方式形成所述源極和所述漏極。
[0028]上述的浮柵閃存器件的制造工藝，其中，所述漏極的深度大于所述側(cè)墻層的深度。
[0029]上述的浮柵閃存器件的制造工藝，其中，所述方法還包括，形成所述字線后，沉積金屬于所述字線之上，形成外圍柵極。
[0030]上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:
[0031]采用本技術(shù)方案，提高單位硅面積的存儲(chǔ)單元，在很大程度上減小了短溝道效應(yīng)，同時(shí)提高了控制柵對(duì)浮柵的耦合電容的耦合比，改善器件寫入/擦除效率。
【附圖說(shuō)明】
[0032]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說(shuō)明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。
[0033]圖1為本發(fā)明一實(shí)施例中浮柵閃存器件的制造工藝的流程圖；
[0034]圖2-14為本發(fā)明一實(shí)施例中制備浮柵閃存器件的過(guò)程結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0035]為了讓具備本項(xiàng)發(fā)明所屬領(lǐng)域常規(guī)知識(shí)的人員輕松實(shí)施本項(xiàng)發(fā)明，參照下面所示的附圖，對(duì)本項(xiàng)發(fā)明的實(shí)例進(jìn)行詳細(xì)說(shuō)明。但，本項(xiàng)發(fā)明可按照不同的形態(tài)實(shí)施，不僅僅局限于在此說(shuō)明的實(shí)例。為了更加明確地說(shuō)明本項(xiàng)發(fā)明，省略了圖紙中與說(shuō)明無(wú)關(guān)的部分；而且，在整個(gè)說(shuō)明書中，向類似部分賦予類似的圖紙符號(hào)。
[0036]在本項(xiàng)發(fā)明的整個(gè)說(shuō)明書中，某一個(gè)部分與另一個(gè)部分的“連接”，不僅包括“直接連接”，還包括通過(guò)其他元器件相連的“電氣性連接”，以及通過(guò)通信網(wǎng)絡(luò)連接。
[0037]在本項(xiàng)發(fā)明的整個(gè)說(shuō)明書中，某一個(gè)部件位于另一個(gè)部件的“上方”，不僅包括某一個(gè)部件與另一個(gè)部件相接處的狀態(tài)，還包括兩個(gè)部件之間還設(shè)有另一個(gè)部件的狀態(tài)。
[0038]在本項(xiàng)發(fā)明的整個(gè)說(shuō)明書中，某個(gè)部分“包括”某個(gè)構(gòu)成要素是指，在沒有特別禁止器材的前提下，并不是排除其他構(gòu)成要素，而是還能包括其他構(gòu)成要素。
[0039]在本項(xiàng)發(fā)明的整個(gè)說(shuō)明書中采用的程度用語(yǔ)“約”、“實(shí)質(zhì)上”等，如果提示有制造及物質(zhì)容許誤差，就表示相應(yīng)數(shù)值或接近該數(shù)值；其目的是，防止不良人員將涉及準(zhǔn)確數(shù)值或絕對(duì)數(shù)值的公開內(nèi)容用于不當(dāng)用途。在本項(xiàng)發(fā)明的整個(gè)說(shuō)明書中使用的程度用語(yǔ)“?(中的)階段”或“?的階段”，并不是“為了?的階段”。
[0040]本說(shuō)明書中的‘部件’是指，由硬件構(gòu)成的單元(unit)、由軟件構(gòu)成的單元、由軟件和硬件構(gòu)成的單元。
[0041]另外，一個(gè)單元可由兩個(gè)以上的硬件構(gòu)成或者兩個(gè)以上的單元由一個(gè)硬件構(gòu)成。本說(shuō)明書中，通過(guò)終端、裝置或設(shè)備實(shí)施的操作或功能，其中的一部分可利用與相應(yīng)終端、裝置或設(shè)備相連的服務(wù)器代替實(shí)施。同樣，通過(guò)服務(wù)器實(shí)施的操作或功能，其中的一部分也可以利用與該服務(wù)器相連的終端、裝置或設(shè)備代替實(shí)施。接下來(lái)，參照附圖，對(duì)本項(xiàng)發(fā)明的實(shí)例進(jìn)行詳細(xì)說(shuō)明。
[0042]參見圖1所示結(jié)構(gòu)，本發(fā)明提供一種浮柵閃存器件的制造工藝，該浮柵閃存制造工藝包括:
[0043]首先提供一硅襯底1，于硅襯底上沉積氮化硅層2，于沉積有氮化硅層的硅襯底上制備第一溝槽3和第二溝槽4。優(yōu)選的，采用刻蝕的方式制備第一溝槽和第二溝槽，于刻蝕前在氮化硅層2之上沉積一氧化層，作為刻蝕制備第一溝槽和第二溝槽的緩沖層。
[0044]繼續(xù)，分別于第一溝槽和第二溝槽的底部預(yù)設(shè)高度制備摻雜膜，優(yōu)選的，在第一溝槽3的底部和第二溝槽4的底部制備摻雜膜的步驟包括:
[0045]分別于第一溝槽和所述第二溝槽中沉積預(yù)設(shè)厚度的摻雜膜，S卩，第一溝槽中形成