半導(dǎo)體元件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體元件。
【背景技術(shù)】
[0002]隨著半導(dǎo)體元件的集成化，為了達到高密度以及高效能的目標，半導(dǎo)體元件的制造方式也演變成以垂直方向向上堆疊，以更有效利用晶圓面積。
[0003]一般而言，在形成高寬比較高的半導(dǎo)體結(jié)構(gòu)時，例如是高寬比較高的溝槽，所要面臨的挑戰(zhàn)為溝槽兩旁的結(jié)構(gòu)容易會有彎曲或倒塌的現(xiàn)象發(fā)生。此現(xiàn)象除了造成后續(xù)工藝接續(xù)上的困難，也會造成半導(dǎo)體元件在電性測試時有不良的影響。因此，如何避免高寬比較高的半導(dǎo)體結(jié)構(gòu)發(fā)生彎曲或倒塌的現(xiàn)象，為當(dāng)前所需研究的課題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于，提供一種新型結(jié)構(gòu)的半導(dǎo)體元件，所要解決的技術(shù)問題是使其可以提升堆疊結(jié)構(gòu)的抗倒塌性，并降低Z軸干擾發(fā)生的機率。
[0005]本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，其包括基底、多個堆疊結(jié)構(gòu)以及多個支撐層。上述堆疊結(jié)構(gòu)位于基底上。相鄰兩個堆疊結(jié)構(gòu)之間具有溝槽。每一堆疊結(jié)構(gòu)包括多個導(dǎo)體層及多個介電層。上述介電層與導(dǎo)體層相互交替。上述支撐層分別位于堆疊結(jié)構(gòu)之中。
[0006]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0007]前述的半導(dǎo)體元件，其中上述支撐層的楊氏模量大于導(dǎo)體層，上述支撐層的能隙大于導(dǎo)體層。
[0008]前述的半導(dǎo)體元件，其中上述支撐層的材料包括碳化硅、氮化硅或其組合。
[0009]前述的半導(dǎo)體元件，其中每一堆疊結(jié)構(gòu)包括兩個或兩個以上的支撐層。
[0010]前述的半導(dǎo)體元件，其中上述支撐層分別位于該些導(dǎo)體層其中之一的上表面或下表面。
[0011]前述的半導(dǎo)體元件，其中上述溝槽的高寬比介于10至180之間。
[0012]前述的半導(dǎo)體元件，還包括多個導(dǎo)電柱與電荷儲存層，其中上述導(dǎo)電柱位于上述溝槽中，上述電荷儲存層位于上述堆疊結(jié)構(gòu)與導(dǎo)電柱之間。
[0013]本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，其包括基底、多個堆疊結(jié)構(gòu)以及多個支撐層。上述堆疊結(jié)構(gòu)位于基底上。相鄰兩個堆疊結(jié)構(gòu)之間具有溝槽。每一堆疊結(jié)構(gòu)包括多個復(fù)合層。上述支撐層分別位于復(fù)合層的上方或下方。
[0014]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0015]前述的半導(dǎo)體元件，其中上述每一復(fù)合層包括導(dǎo)體層與介電層，上述支撐層的楊氏模量大于導(dǎo)體層，上述支撐層的能隙大于導(dǎo)體層。
[0016]前述的半導(dǎo)體元件，其中上述支撐層的材料包括碳化硅、氮化硅或其組合。
[0017]前述的半導(dǎo)體元件，其中上述溝槽的高寬比介于10至180之間。
[0018]本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，其包括基底、多個第一堆疊結(jié)構(gòu)、多個第二堆疊結(jié)構(gòu)以及多個支撐層。上述第一堆疊結(jié)構(gòu)位于基底上。相鄰兩個第一堆疊結(jié)構(gòu)之間具有溝槽。上述第二堆疊結(jié)構(gòu)分別位于第一堆疊結(jié)構(gòu)上。上述支撐層分別位于第一堆疊結(jié)構(gòu)與第二堆疊結(jié)構(gòu)之間。
[0019]本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
[0020]前述的半導(dǎo)體元件，其中上述支撐層的楊氏模量大于第一堆疊結(jié)構(gòu)中的第一導(dǎo)體層，且大于第二堆疊結(jié)構(gòu)中的第二導(dǎo)體層。
[0021]前述的半導(dǎo)體元件，其中每一第一堆疊結(jié)構(gòu)包括多個第一復(fù)合層，每一第二堆疊結(jié)構(gòu)包括多個第二復(fù)合層。上述第一復(fù)合層與第二復(fù)合層的多個材料層的組成、結(jié)構(gòu)或排列方式不同。
[0022]前述的半導(dǎo)體元件，其中上述支撐層的材料包括碳化硅、氮化硅或其組合。
[0023]前述的半導(dǎo)體元件，其中上述溝槽的高寬比介于10至180之間。
[0024]本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明半導(dǎo)體元件至少具有下列優(yōu)點及有益效果:本發(fā)明提供的半導(dǎo)體元件借由在堆疊結(jié)構(gòu)中形成支撐層，以克服堆疊結(jié)構(gòu)發(fā)生彎曲或倒塌的現(xiàn)象。特別是對于堆疊結(jié)構(gòu)之間具有高寬比高的溝槽的半導(dǎo)體元件，借由在堆疊結(jié)構(gòu)中設(shè)置楊氏模量大于導(dǎo)體層的支撐層，可提升半導(dǎo)體元件整體的楊氏模量，避免彎曲或倒塌的發(fā)生。另一方面，當(dāng)支撐層的能隙大于導(dǎo)體層時，可降低鄰近導(dǎo)體層彼此之間Z軸干擾發(fā)生的機率。
[0025]綜上所述，本發(fā)明是有關(guān)于一種半導(dǎo)體元件，其包括基底、多個堆疊結(jié)構(gòu)以及多個支撐層。其中，堆疊結(jié)構(gòu)位于基底上，相鄰兩個堆疊結(jié)構(gòu)之間具有溝槽。每一堆疊結(jié)構(gòu)包括多個導(dǎo)體層及多個介電層。且介電層與導(dǎo)體層相互交替。支撐層分別位于堆疊結(jié)構(gòu)之中。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。
[0026]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0027]圖1是依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的剖面示意圖。
[0028]圖2A至圖2H是依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。
[0029]10:基底
[0030]12、15、16、22、26、30:介電層
[0031]14、17、24、31:導(dǎo)體層
[0032]18、19、28、29:復(fù)合層
[0033]32、32a、32b、42a、42b:支撐層
[0034]34、44:第一硬掩膜
[0035]36、46:第二硬掩膜
[0036]38、48:硬掩膜
[0037]52:非晶碳層
[0038]54:介電抗反射層
[0039]56:底部抗反射層
[0040]58:圖案化的光阻層
[0041]60:堆疊結(jié)構(gòu)
[0042]72:電荷儲存層
[0043]74:導(dǎo)電柱
[0044]80a:第一堆疊結(jié)構(gòu)
[0045]80b:第二堆疊結(jié)構(gòu)
[0046]100、200:半導(dǎo)體元件
[0047]P:間距
[0048]T:溝槽
【具體實施方式】
[0049]為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的半導(dǎo)體元件其【具體實施方式】、結(jié)構(gòu)、特征及其功效，詳細說明如后。
[0050]圖1是依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的剖面示意圖。
[0051]請參閱圖1所示，半導(dǎo)體元件100包括基底10、多個堆疊結(jié)構(gòu)60以及多個支撐層32?；?0可包括半導(dǎo)體材料、絕緣體材料、導(dǎo)體材料或上述材料的任意組合?；?0的材質(zhì)例如是選自于由S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的群組中的至少一種物質(zhì)所構(gòu)成的材質(zhì)或任何適合用于本發(fā)明工藝的物理結(jié)構(gòu)。基底10包括單層結(jié)構(gòu)或多層結(jié)構(gòu)。此外，也可使用絕緣層上娃(silicon on insulator, SOI)基底?；?0例如是硅或硅化鍺。
[0052]多個堆疊結(jié)構(gòu)60位于基底10上。相鄰兩個堆疊結(jié)構(gòu)60之間具有溝槽T。溝槽T可以是任意長度、寬度、形狀的溝槽。溝槽τ可為寬溝槽或窄溝槽。在一實施例中，溝槽T的寬度例如是介于5納米至30納米之間；深度例如是介于500納米至5000納米之間。換言之，溝槽T具有較大的高寬比。在一實施例中，溝槽T的高寬比例如是介于10至180之間。溝槽T的剖面可為任意形狀，例如是V型、U型、菱形或其組合，但本發(fā)明不以此為限。在一實施例中，相鄰兩個堆疊結(jié)構(gòu)60之間的間距P例如是介于10納米至86納米之間。
[0053]請繼續(xù)參閱圖1所示，每一堆疊結(jié)構(gòu)60包括部分圖案化的介電層12、多個導(dǎo)體層14以及多個介電層16。圖案化的介電層12包括氧化物、氮化物、氮氧化物或是介電常數(shù)小于4的低介電常數(shù)材料。在一實施例中，圖案化的介電層12例如是底氧化層(bottom oxidelayer, BOX)。介電層12的厚度例如是介于10納米至900納米之間。
[0054]多個導(dǎo)體層