技術(shù)編號(hào)：9647772
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。浮柵閃存為高密度存儲(chǔ)器，要求最大限度的利用硅表面積。現(xiàn)有的閃存器件平鋪在硅表面，占用了大量表面積，而硅的縱深得不到有效的利用。除此之外，隨著存儲(chǔ)單元不斷縮小，存儲(chǔ)單元的溝道長度也在縮小，短溝道效應(yīng)(short channel effect，簡稱SCE)越來越嚴(yán)重；同時(shí)控制柵對浮柵的耦合電容也越來越小，減小了控制柵對溝道的控制。勢必要減薄0N0厚度，而在減薄0Ν0的同時(shí)會(huì)降低電荷的存儲(chǔ)時(shí)間。因此，如何能使浮柵閃存最大限度的利用硅表面的同時(shí)高效利用硅深度成為本...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。