用于集成電路的結(jié)構(gòu)和方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明總體涉及集成電路，更具體地，涉及集成電路的結(jié)構(gòu)和方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(1C)行業(yè)發(fā)展迅速。由于1C設(shè)計(jì)和材料在技術(shù)上的進(jìn)步，使得1C不斷地更新?lián)Q代，其中，每一代1C都比前一代1C具有更小但更復(fù)雜的電路。在1C的發(fā)展過(guò)程中，總體增大了功能密度(即，每個(gè)芯片面積內(nèi)互連器件的數(shù)量)，但縮小了幾何尺寸(即，通過(guò)制造工藝可以得到的最小部件(或線))。
[0003]這種按比例縮小工藝的優(yōu)點(diǎn)在于提高了生產(chǎn)效率和降低了相關(guān)成本。然而，這種按比例縮小工藝也增加了 1C的加工和制造的復(fù)雜度。為了實(shí)現(xiàn)這些進(jìn)步，需要1C加工和制造方面也要有相似的發(fā)展。盡管現(xiàn)有的制造1C器件的方法通常已足以滿足其預(yù)期目的，但是，它們不能完全滿足所有方面的要求。例如，應(yīng)力效應(yīng)提高了穿過(guò)晶體管溝道的電荷遷移率，從而期望器件性能得到改善。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成電路器件，包括:柵疊件，設(shè)置在襯底的表面上方；以及間隔件，沿著柵疊件的側(cè)壁設(shè)置，間隔件具有面向表面同時(shí)朝向柵疊件形成錐形的錐形邊緣，其中，錐形邊緣相對(duì)于襯底的表面呈一固定角度。
[0005]優(yōu)選地，固定角度大于約10度。
[0006]優(yōu)選地，該器件還包括:突起的源極/漏極部件，突起的源極/漏極部件設(shè)置在鄰近柵疊件的襯底內(nèi)并且物理接觸錐形邊緣。
[0007]優(yōu)選地，間隔件包括大致垂直于襯底的表面的另一個(gè)邊緣，襯底的表面與錐形邊緣相交，其中，突起的源極/漏極部件物理接觸另一個(gè)邊緣。
[0008]優(yōu)選地，柵疊件是高k/金屬柵疊件。
[0009]優(yōu)選地，該器件還包括:p型場(chǎng)效應(yīng)晶體管(PFET)區(qū)和η型場(chǎng)效應(yīng)晶體管(NFET)區(qū)，位于襯底上方；具有間隔件的柵疊件，位于PFET區(qū)；以及具有間隔件的柵疊件，位于NFET區(qū)中。
[0010]優(yōu)選地，該器件還包括:兩個(gè)第一應(yīng)力源部件，由位于PFET區(qū)中的具有間隔件的柵疊件分隔開(kāi)，其中，第一應(yīng)力源部件延伸至間隔件的底部和襯底之間的間隙中；以及兩個(gè)第二應(yīng)力源部件，由位于NFET區(qū)中的具有間隔件的柵疊件分隔開(kāi)，其中，第二應(yīng)力源部件延伸至間隔件的底部和襯底之間的間隙中。
[0011]優(yōu)選地，第一應(yīng)力源部件包括外延的硅鍺(SiGe)而第二應(yīng)力源部件包括硅磷(SiP)。
[0012]優(yōu)選地，第一應(yīng)力源部件的底面和第二應(yīng)力源部件的底面都位于襯底的表面的下方。
[0013]優(yōu)選地，第一應(yīng)力源部件的頂面和第二應(yīng)力源部件的頂面都位于間隔件的底部的之上。
[0014]根據(jù)本發(fā)明的另一方面，提供了一種集成電路器件，包括:襯底，具有p型場(chǎng)效應(yīng)晶體管(PFET)區(qū)和η型場(chǎng)效應(yīng)晶體管(NFET)區(qū)；第一高k/金屬柵極(HK/MG)堆疊件，在PFET區(qū)中沿垂直方向突出于襯底的表面之上；第二 HK/MG堆疊件，在NFET區(qū)中沿垂直方向突出于襯底的表面之上；間隔件，沿著第一和第二 HK/MG堆疊件的側(cè)壁設(shè)置，間隔件具有向相應(yīng)的HK/MG堆疊件傾斜的底部輪廓，其中，傾斜的底部輪廓相對(duì)于襯底的水平面呈一角度(Θ);第一應(yīng)力源部件，鄰近第一 HK/MG堆疊件，第一應(yīng)力源部件包括位于間隔件的傾斜底部的下方；以及第二應(yīng)力源部件，鄰近第二 HK/MG堆疊件，第二應(yīng)力源部件包括位于間隔件的傾斜底部的下方。
[0015]優(yōu)選地，角度(Θ )大于約10度。
[0016]優(yōu)選地，間隔件的傾斜底部的寬度介于約5nm至10nm的范圍內(nèi)。
[0017]優(yōu)選地，間隔件底部的外邊緣與內(nèi)邊緣的垂直差介于約5nm至約10nm的范圍內(nèi)。
[0018]優(yōu)選地，第一應(yīng)力源部件包括外延的硅鍺(SiGe)而第二應(yīng)力源部件包括硅磷(SiP)。
[0019]優(yōu)選地，第一應(yīng)力源部件的底面和第二應(yīng)力源部件的底面都位于襯底的表面的下方。
[0020]優(yōu)選地，第一應(yīng)力源部件的頂面和第二應(yīng)力源部件的頂面都位于具有傾斜輪廓的間隔件的底部之上。
[0021]根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體集成電路(1C)器件的方法，該方法包括:沿著位于襯底上方的柵疊件的側(cè)壁形成間隔件；在間隔件的底部形成空腔，其中，空腔具有向柵疊件傾斜的頂部輪廓；在柵疊件的任一側(cè)對(duì)襯底開(kāi)槽，襯底包括位于空腔底部的襯底；以及在開(kāi)槽的襯底和空腔中形成源極/漏極部件。
[0022]優(yōu)選地，傾斜的頂部輪廓相對(duì)于襯底的水平面呈一角度(Θ )，角度(Θ )大于約10度。
[0023]優(yōu)選地，應(yīng)力源部件的頂面位于間隔件的傾斜底部之上。
【附圖說(shuō)明】
[0024]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各個(gè)方面。應(yīng)該注意的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，沒(méi)有按比例繪制各種部件。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意地增加或減少。
[0025]圖1是根據(jù)一些實(shí)施例構(gòu)造的制造集成電路(1C)的示例性方法的流程圖。
[0026]圖2至圖7是根據(jù)一些實(shí)施例的構(gòu)造的示例性1C器件在各制造階段的截面圖。
【具體實(shí)施方式】
[0027]以下公開(kāi)提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考符號(hào)和/或字符。這種重復(fù)用于簡(jiǎn)化和清楚，并且其本身不表示所討論的多個(gè)實(shí)施例和/或配置之間的關(guān)系。
[0028]此外，在此可使用諸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空間關(guān)系術(shù)語(yǔ)，以容易地描述如圖中所示的一個(gè)元件或部件與另一元件(多個(gè)元件)或部件(多個(gè)部件)的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語(yǔ)將包括使用或操作中的裝置的各種不同的方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在此使用的空間關(guān)系描述符可相應(yīng)地同樣解釋。
[0029]圖1是根據(jù)一些實(shí)施例的制造一個(gè)或多個(gè)1C器件的方法100的流程圖。下文將參照?qǐng)D2、圖3、圖4A至圖4C以及圖7所示的1C器件200作為實(shí)例來(lái)詳細(xì)討論方法100。
[0030]參照?qǐng)D1和圖2，方法100從步驟102開(kāi)始，提供襯底210。襯底210可以是塊體硅襯底?？蛇x地，襯底210可包括元素半導(dǎo)體，諸如，晶體結(jié)構(gòu)的硅或鍺；化合物半導(dǎo)體，諸如，硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦或它們的組合?？赡艿囊r底210還包括絕緣體上硅(soi)襯底。使用注氧隔離(snrox)、晶圓接合和/或其他合適的方法來(lái)制造soi襯底。
[0031]根據(jù)現(xiàn)有技術(shù)中已知的設(shè)計(jì)要求，襯底210可包括各種摻雜區(qū)。摻雜區(qū)可摻雜有諸如硼或BF2的p型摻雜劑、諸如磷或砷的η型摻雜劑或它們的組合。摻雜區(qū)可以Ρ阱結(jié)構(gòu)、Ν阱結(jié)構(gòu)、雙阱結(jié)構(gòu)或使用突出結(jié)構(gòu)在襯底210上直接形成。襯底210還可包括各種有源區(qū)，諸如，被配置為用于Ν型場(chǎng)效應(yīng)晶體管(NFET)器件的區(qū)和被配置為用于ρ型場(chǎng)效應(yīng)晶體管(PFET)器件的區(qū)。
[0032]襯底210可包括隔離部件212以隔離開(kāi)襯底210的有源區(qū)。可以使用諸如淺溝槽隔離(STI)的傳統(tǒng)隔離技術(shù)來(lái)形成隔離部件212，以限定和電隔離各種區(qū)。隔離部件212可包括氧化硅、氮化硅、氮氧化硅、氣隙、其他合適的材料或它們的組合。通過(guò)任何合適的工藝形成隔離部件212。例如，STI的形成包括光刻工藝、在襯底內(nèi)蝕刻溝槽的蝕刻工藝(例如，通過(guò)使用干蝕刻和/或濕蝕刻)以及使用一種或多種介電材料來(lái)填充溝槽(例如，通過(guò)使用化學(xué)汽相沉積工藝)的沉積。如在本實(shí)施例中，可部分地填充溝槽，其中，溝槽之間剩余的襯底形成鰭結(jié)構(gòu)。在一些實(shí)例中，填充的溝槽可具有諸如填充有氮化硅或氧化硅的熱氧化襯墊層的多層結(jié)構(gòu)。
[0033]STI部件212限定各種有源區(qū)。在一個(gè)實(shí)施例中，襯底210包括被配置為用于ρ型場(chǎng)效應(yīng)晶體管(PFET)的第一有源區(qū)214和被配置為用于η型場(chǎng)效應(yīng)晶體管(NFET)的第二有源區(qū)216。在一個(gè)實(shí)施例中，STI部件212將第一有源區(qū)214和第二有源區(qū)216分隔開(kāi)。
[0034]還參照?qǐng)D1和圖2，襯底210還包括設(shè)置在襯底210的表面上方的柵疊件220。柵疊件220可包括介電層和柵電極層?？赏ㄟ^(guò)包括沉積、光刻圖案化和蝕刻工藝的步驟來(lái)形成柵疊件220。沉積工藝可包括化學(xué)汽相沉積(CVD)