一種射頻芯片及其無(wú)源器件的封裝結(jié)構(gòu)和封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及射頻微系統(tǒng)封裝領(lǐng)域，具體是指一種基于嵌入式晶圓級(jí)封裝的射頻傳輸結(jié)構(gòu)及加工方法。
【背景技術(shù)】
[0002]系統(tǒng)級(jí)封裝在微系統(tǒng)技術(shù)領(lǐng)域是一個(gè)全新的封裝概念，是指通過(guò)對(duì)數(shù)字信號(hào)、射頻、光學(xué)、MEMS的協(xié)同設(shè)計(jì)和制造，將多芯片和分立器件等集成于一個(gè)單塑封體中，并使該單塑封體具備系統(tǒng)級(jí)的功能。
[0003]T/R收發(fā)組件是相控陣?yán)走_(dá)中的射頻微系統(tǒng)，其射頻模塊的封裝方法一般采用引線鍵合將微波射頻芯片與LTCC或微波介質(zhì)板上的射頻電路連接，而分立器件(如去耦電容、電感或電阻)則通過(guò)SMT表面貼裝工藝焊接到LTCC或微波介質(zhì)板上。由于涉及引線鍵合和SMT表面貼裝兩個(gè)不同的連接方法，導(dǎo)致組裝工序復(fù)雜，對(duì)T/R組件的加工效率和成品率帶來(lái)了不利的影響。另外，封裝會(huì)給射頻信號(hào)帶來(lái)?yè)p耗，例如，在QFN、BGA或FC封裝中，射頻信號(hào)需要通過(guò)鍵合絲、引線框架或封裝基板進(jìn)行傳輸。射頻信號(hào)從塑封體內(nèi)部傳輸至塑封體外部的距離較長(zhǎng)，會(huì)帶來(lái)阻抗匹配的設(shè)計(jì)難題和較高的寄生效應(yīng)，難以實(shí)現(xiàn)最優(yōu)化的封裝設(shè)計(jì)，這些都給射頻信號(hào)完整性帶來(lái)負(fù)面影響，在較高射頻頻率時(shí)尤為嚴(yán)重。
[0004]公開(kāi)號(hào)為CN101567351A和CN102236820A的專(zhuān)利公開(kāi)了一種微型射頻模塊及其封裝方法，它對(duì)射頻芯片和負(fù)載電容采用QFN封裝結(jié)構(gòu)，通過(guò)鍵合絲將芯片與QFN內(nèi)引腳互連。但鍵合絲具有較高的寄生效應(yīng)，以及難以進(jìn)行較好的阻抗匹配設(shè)計(jì)，尤其在高頻率下，對(duì)一些寄生敏感的射頻芯片，可能會(huì)產(chǎn)生較高的損耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提出一種基于嵌入式晶圓級(jí)封裝的射頻芯片封裝方法，解決了上述難以進(jìn)行較好的阻抗匹配設(shè)計(jì)以及由于寄生效應(yīng)產(chǎn)生較高的損耗的問(wèn)題。
[0006]本發(fā)明涉及兩個(gè)要素:基于嵌入式晶圓級(jí)封裝方法的射頻傳輸結(jié)構(gòu)設(shè)計(jì)以及實(shí)現(xiàn)這種結(jié)構(gòu)的加工方法。
[0007]嵌入式晶圓級(jí)封裝(Embedded Wafer Level Package)是在扇出型晶圓級(jí)封裝(Fan-out Wafer Level Package)的基礎(chǔ)上發(fā)展而成的一種新封裝形式。嵌入式晶圓級(jí)封裝具有較高的集成度和靈活度，它不僅可以封裝芯片，還可以將芯片周邊的分立器件一起進(jìn)行封裝集成，從而獲得一個(gè)具有系統(tǒng)級(jí)功能的單塑封體。
[0008]嵌入式晶圓級(jí)封裝的優(yōu)點(diǎn)是可以通過(guò)再布線技術(shù)(Redistribut1n lines, RDL)在同一平面上，實(shí)現(xiàn)射頻芯片之間或與無(wú)源器件之間的射頻信號(hào)傳輸、互連或芯片端口的重新分布，而無(wú)需通過(guò)傳統(tǒng)封裝所采用的引線鍵合或封裝基板作為傳輸中介。因此，RDL再布線技術(shù)可以消除引線鍵合或封裝基板所帶來(lái)的寄生效應(yīng)，而且可以通過(guò)設(shè)計(jì)阻抗匹配的射頻信號(hào)傳輸結(jié)構(gòu)，進(jìn)一步降低射頻信號(hào)的損耗。
[0009]本發(fā)明是采用以下技術(shù)手段解決上述技術(shù)問(wèn)題的:一種射頻芯片及其無(wú)源器件的封裝結(jié)構(gòu)，包括塑封體(4)以及RDL再布線層(5)，所述RDL再布線層(5)設(shè)置在塑封體(4)的表面，射頻芯片(I)及無(wú)源器件(2)塑封在塑封體(4)內(nèi)。
[0010]作為進(jìn)一步具體的技術(shù)方案，所述RDL再布線層(5)由高分子聚合物(52)和金屬化層(54)所構(gòu)成，高分子聚合物(52)覆蓋在整個(gè)塑封體(4)的表面，金屬化層(54)被包裹在高分子聚合物(52)內(nèi)，金屬化層(54)連接射頻芯片(I)及無(wú)源器件(2)的端口和外部電路。
[0011]作為進(jìn)一步具體的技術(shù)方案，金屬化層(54)包含金屬化圖層(542)、金屬化通孔(544)，以及BGA焊盤(pán)(546)，金屬化圖層(542)之間采用金屬化通孔(544)進(jìn)行連接，距離射頻芯片(I)最近的金屬化圖層(542)通過(guò)金屬化通孔(544)連接射頻芯片(I)的端口，該距離射頻芯片(I)最近的金屬化圖層(542)同時(shí)通過(guò)金屬化通孔(544)連接到其他無(wú)源器件(2)的端口，距離高分子聚合物(52)外表面最近的金屬化圖層(542)通過(guò)金屬化通孔(544)連接BGA焊盤(pán)(546)，BGA焊盤(pán)(546)分布在RDL再布線層(5)的表層，所述BGA焊盤(pán)(546)與外圍電路通過(guò)BGA焊球互連。
[0012]作為進(jìn)一步具體的技術(shù)方案，所述金屬化圖層(542)為2?3層。
[0013]作為進(jìn)一步具體的技術(shù)方案，每層金屬化圖層(542)厚度為5?8μηι。
[0014]作為進(jìn)一步具體的技術(shù)方案，所述金屬化通孔(544)高度為10?15μηι。
[0015]作為進(jìn)一步具體的技術(shù)方案，射頻芯片(I)的中間連接射頻信號(hào)線(8)，射頻芯片
(I)的兩端連接接地面(9)，射頻信號(hào)線(8)的外端連接射頻焊盤(pán)(80)，接地面(9)的外端連接接地焊盤(pán)(90)，射頻信號(hào)線(8)和射頻焊盤(pán)(80)構(gòu)成一組金屬化層，接地面(9)和接地焊盤(pán)(90)構(gòu)成一組金屬化層，射頻焊盤(pán)(80)外有射頻焊球(82)，接地面(9)外有接地焊球(92)ο
[0016]作為進(jìn)一步具體的技術(shù)方案，射頻芯片(I)之間或射頻芯片(I)與無(wú)源器件(Γ)之間通過(guò)射頻信號(hào)線(8)與接地面(9)進(jìn)行互連。
[0017]本發(fā)明還提供一種如上述任一項(xiàng)方案所述的射頻芯片及其無(wú)源器件的封裝結(jié)構(gòu)的封裝方法，包括下述步驟:
[0018]I)通過(guò)芯片拾取設(shè)備，將射頻芯片(I)及其無(wú)源器件(2)按照封裝電路設(shè)計(jì)，以面朝下的方式，精確地粘接于覆有黏結(jié)膠帶的載臺(tái)(3)上，并在載臺(tái)(3)上重構(gòu)成一個(gè)晶圓形狀；
[0019]2)將載臺(tái)(3)上的所有射頻芯片(I)及其無(wú)源器件(2)進(jìn)行塑封形成晶圓狀塑封體⑷；
[0020]3)塑封完成后，通過(guò)紫外光照，將晶圓狀塑封體(4)從黏結(jié)膠帶上解粘接，并進(jìn)行清洗，翻轉(zhuǎn)塑封體(4)，使塑封體(4)正面朝上，通過(guò)黏結(jié)膠帶使塑封體(4)正面朝上粘結(jié)于載臺(tái)(3)上，在塑封體⑷表面加工出RDL再布線層(5)。
[0021]優(yōu)化的，所述塑封的材料采用液態(tài)塑封料或環(huán)氧薄膜兩種方式，液態(tài)塑封料通過(guò)注塑方式注入一個(gè)塑封模型中，并在120°C保溫固化1.5小時(shí)，若采用環(huán)氧塑封薄膜，則是通過(guò)150°C熱壓工藝實(shí)現(xiàn)。
[0022]本發(fā)明的優(yōu)點(diǎn)在于:通過(guò)本發(fā)明，能夠?qū)⒁粋€(gè)或多個(gè)射頻芯片以及相關(guān)的分立器件集成于一個(gè)塑封體中，制成一個(gè)具有系統(tǒng)級(jí)功能的單塑封體。并且消除現(xiàn)有封裝技術(shù)所帶來(lái)的寄生效應(yīng)，且可以通過(guò)設(shè)計(jì)阻抗匹配的射頻信號(hào)傳輸結(jié)構(gòu)，進(jìn)一步降低射頻信號(hào)的損耗。
[0023]本發(fā)明所涉及的射頻傳輸結(jié)構(gòu)設(shè)計(jì)及加工方法不僅限于相控陣?yán)走_(dá)T/R收發(fā)組件中微波射頻芯片的封裝，還可以應(yīng)用到移動(dòng)通訊產(chǎn)品、通訊基站、汽車(chē)?yán)走_(dá)等射頻收發(fā)芯片的系統(tǒng)級(jí)封裝中。
【附圖說(shuō)明】
[0024]圖1是本發(fā)明的實(shí)施例中晶圓狀的圖形重構(gòu)示意圖。
[0025]圖2是本發(fā)明的實(shí)施例中晶圓狀塑封體示意圖。
[0026]圖3是本發(fā)明的實(shí)施例中RDL再布線示意圖。
[0027]圖4是本發(fā)明的實(shí)施例中塑封體切割示意圖。
[0028]圖5是本發(fā)明的實(shí)施例中RDL層結(jié)構(gòu)橫截面示意圖。
[0029]圖6是本發(fā)明的實(shí)施例中RF端口垂直傳輸結(jié)構(gòu)不意圖。
[0030]圖7是本發(fā)明的實(shí)施例中RF端口水平共面?zhèn)鬏斀Y(jié)構(gòu)的橫截面示意圖。
[0031]圖8是本發(fā)明的實(shí)施例中RF端口水平共面?zhèn)鬏斀Y(jié)構(gòu)的射頻芯片與外部電路BGA連接的俯視圖。
[0032]圖9是射頻芯片之間或與無(wú)源器件之間的共面?zhèn)鬏斀Y(jié)構(gòu)俯視示意圖。
【具體實(shí)施方式】
[0033]以下結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。
[0034]請(qǐng)參閱圖1至圖4，為了解決射頻芯片，尤其是高頻段下的射頻芯片的系統(tǒng)級(jí)封裝難題，本發(fā)明提出一種具有扇出型結(jié)構(gòu)的無(wú)源器件嵌入式晶圓級(jí)封裝解決方法，這里將以一個(gè)加工案例來(lái)闡述基本實(shí)施步驟:
[0035]I)通過(guò)芯片拾取設(shè)備，將射頻芯片I及其無(wú)源器件2按照封裝電路設(shè)計(jì)，以面朝下的方式，精確地粘接于覆有黏結(jié)膠帶的載臺(tái)3上，并在載臺(tái)3上重構(gòu)成一個(gè)晶圓形狀，獲得的結(jié)構(gòu)如圖1所示；
[0036]2)將載臺(tái)3上的所有射頻芯片I及其無(wú)源器件2進(jìn)行塑封。塑封的材料可以采用液態(tài)塑封料或環(huán)氧薄膜兩種方式。液態(tài)塑封料可以通過(guò)注塑方式注入一個(gè)塑封模型中，并在120°C保溫固化1.5小時(shí)左右。