一種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，包括依次串接的包絡(luò)檢波電路、限壓電路、低通濾波電路、參考電平產(chǎn)生與比較輸出電路。本發(fā)明的包絡(luò)檢波電路采用有源包絡(luò)檢波的方法，將調(diào)制在高頻載波上的基帶信號(hào)還原出來(lái)，還原的包絡(luò)信號(hào)經(jīng)限壓電路被限制在后級(jí)電路的共模輸入范圍內(nèi)，然后經(jīng)低通濾波電路濾除高頻載波以及環(huán)境中的噪聲信號(hào)，再輸入到參考電平產(chǎn)生與比較輸出電路中與參考電平相比較輸出數(shù)字信號(hào)，給數(shù)字基帶處理，具有高靈敏度、低功耗、面積較小的優(yōu)點(diǎn)。
【專利說(shuō)明】
-種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽巧片的解調(diào)電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及模擬集成電路領(lǐng)域，特別設(shè)及一種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍 片的解調(diào)電路。
【背景技術(shù)】
[0002] 射頻識(shí)別(RFID)作為一種自動(dòng)識(shí)別技術(shù)，與傳統(tǒng)的條形碼相比具有讀取速度快、 壽命長(zhǎng)、可重復(fù)使用、體積小、數(shù)據(jù)存儲(chǔ)量大且受外部環(huán)境影響較小等優(yōu)點(diǎn)，特別是無(wú)源UHF RFID具有識(shí)別距離遠(yuǎn)的特點(diǎn)，該技術(shù)被廣泛應(yīng)用于物流倉(cāng)儲(chǔ)管理、生產(chǎn)制造、零售業(yè)W及郵 政快遞等服務(wù)與生產(chǎn)領(lǐng)域。
[0003] 通?；镜腞FID系統(tǒng)主要由RFID標(biāo)簽、讀寫器、天線、中間件W及應(yīng)用軟件組成。 RFID標(biāo)簽作為數(shù)據(jù)真正的載體，由標(biāo)簽忍片和天線組成。而標(biāo)簽忍片主要由射頻模擬前端 電路、數(shù)字基帶、存儲(chǔ)器組成。解調(diào)電路屬于射頻模擬前端電路，主要負(fù)責(zé)將閱讀器發(fā)送基 帶信號(hào)進(jìn)行解調(diào)，并送給數(shù)字基帶進(jìn)行處理。作為無(wú)源RFID標(biāo)簽忍片，需要依靠閱讀器發(fā)射 的電磁波來(lái)提供能量使其正常工作?；谌唐杀竞图夹g(shù)方面的考慮，通常閱讀器將發(fā)送 的基帶信號(hào)W幅度調(diào)制(ASK)的方式，實(shí)現(xiàn)從閱讀器到標(biāo)簽忍片前向鏈路的通信。為適應(yīng)遠(yuǎn) 距離工作，需要標(biāo)簽忍片具有高靈敏度和低功耗的特點(diǎn)，即在閱讀器發(fā)送微弱信號(hào)時(shí)候，標(biāo) 簽忍片也能正常進(jìn)行解調(diào)。解調(diào)電路通常分為電壓型和電流型；電流型解調(diào)電路通常將電 壓信號(hào)轉(zhuǎn)換為電流信號(hào)進(jìn)行處理，其結(jié)構(gòu)往往比較復(fù)雜。而電壓型解調(diào)電路，結(jié)構(gòu)簡(jiǎn)單易于 實(shí)現(xiàn)，但傳統(tǒng)的電壓型解調(diào)電路采用肖特基二極管作為包絡(luò)檢波電路，在標(biāo)準(zhǔn)的CMOS工藝 中會(huì)帶來(lái)比較高的成本。而采用內(nèi)外闊值補(bǔ)償?shù)姆椒〞?huì)增加額外的忍片面積和功耗。另外， 解調(diào)器中參考電平產(chǎn)生電路采用電阻分壓的方法，會(huì)帶來(lái)比較大的面積。因此，迫切需要一 種低功耗、高靈敏度、面積小的ASK解調(diào)電路。

【發(fā)明內(nèi)容】

[0004] 為了解決上述技術(shù)問(wèn)題，本發(fā)明提供一種功耗低、靈敏度高、面積小的應(yīng)用于無(wú)源 UHF RFID標(biāo)簽忍片的ASK解調(diào)電路。
[0005] 本發(fā)明解決上述問(wèn)題的技術(shù)方案是:一種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍片的 解調(diào)電路，包括依次串接的包絡(luò)檢波電路、限壓電路、低通濾波電路、參考電平產(chǎn)生與比較 輸出電路，所述包絡(luò)檢波電路包括第一 PMOS管、第二PMOS管、第一 NMOS管、第二NMOS管、第= 醒OS管、第四醒OS管、第五醒OS管、第六醒OS管、第一電容、第二電容、第S電容、第四電容、 第五電容，第一 PMOS管、第二PMOS管的源極接高電平，第一 PMOS管的柵極與第二PMOS管的柵 極相連，并與外部偏置電壓相連;第一 PMOS管的漏極與第一醒OS管的漏極相連并連接到第 一醒OS管的柵極；第一醒OS管的源極與第二醒OS管的漏極相連;第一醒OS管的柵極、第二 醒OS管的柵極、第六醒OS管的柵極相連并連接到第五電容一端;第五電容另一端與第一射 頻輸入端相連;第二醒OS管的源極與第六醒OS管的源極相連并連接到地;第二PMOS管的漏 極與第=NMOS管的漏極相連并連接到第=NMOS管的柵極;第=NMOS管的源極與第四NMOS管 的漏極相連;第=NMOS管的柵極、第四NMOS管的柵極、第五NMOS管的柵極相連并連接到第二 電容一端；第二電容另一端與第二射頻輸入端連接;第四醒OS管的源極、第五醒OS管的源 極、第六NMOS管的漏極相連并連接到第四電容一端;第四電容另一端與第S射頻輸入端相 連;第=電容一端與第五NMOS管的源極相連，第=電容另一端與第五NMOS管的柵極相連;第 五醒OS管的漏極與限壓電路相連;第一電容的一端與第五醒OS管的漏極相連，第一電容的 另一端與第四射頻輸入端相連，其中第一射頻輸入端與第二射頻輸入端互為差分輸入信號(hào) 端，第=射頻輸入端與第四射頻輸入端互為差分輸入信號(hào)端。
[0006] 上述應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍片的解調(diào)電路中，所述限壓電路包括第屯 醒OS管、第八醒OS管、第九NMOS管、第十醒OS管、第六電容，第屯NMOS管的柵極、第八醒OS管 的漏極、第九醒OS管的柵極均與第五醒OS管的漏極相連，第屯醒OS管的柵極與第屯醒OS管 的漏極相連；第屯醒OS管的源極接地;第九NMOS管的柵極與第九醒OS管的漏極相連；第八 NMOS管的柵極、第九NMOS管的源極、第十醒OS管的柵極、第十NMOS管的漏極相連并與第六電 容的一端連接;第八NMOS管的源極、第十NMOS管的源極、第六電容的另一端相連并接地。
[0007] 上述應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍片的解調(diào)電路中，所述低通濾波電路包括 電阻和第屯電容，電阻一端與第五NMOS管的漏極相連，電阻另一端、第屯電容的一端分別與 參考電平產(chǎn)生與比較輸出電路的輸入端相連，第屯電容的另一端接地。
[0008] 上述應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍片的解調(diào)電路中，所述參考電平產(chǎn)生與比 較輸出電路包括第SPMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第屯PMOS管、第八PMOS 管、第九?]?08管、第十?]?08管、第^^一?]?05管、第十二?]?05管、第^^一NMOS管、第十二NMOS管、 第十SNMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十屯NMOS管、第十八NMOS管 和第八電容，第SPMOS管的漏極、第SPMOS管的柵極、第四PMOS管的柵極、第九PMOS管的柵 極、第^^一PMOS管的柵極相互連接并與外部偏置電壓相連，第=PMOS管的源極、第四PMOS管 的源極、第九PMOS管的源極、第十一 PMOS管的源極相互連接并接高電平；第四PMOS管的漏 極、第五?105管的源極、第六?105管的源極、第八?105管的源極相互連接;第^^一醒OS管的 漏極與第五PMOS管的柵極連接并作為參考電平產(chǎn)生與比較輸出電路的輸入端連接到第屯 電容的一端;第五?105管的漏極、第^^一醒OS管的柵極、第十二NMOS管的漏極、第十二醒OS 管的柵極、第十S醒OS管的柵極、第十四醒OS管的柵極、第十六NMOS管的柵極相互連接;第 六PMOS管的柵極、第十四醒OS管的漏極、第屯PMOS管的源極、第屯PMOS管的柵極、第八PMOS 管的柵極相互連接并與第八電容一端相連;第六PMOS管的漏極、第十=NMOS管的漏極、第十 PMOS管的柵極、第十屯NMOS管的柵極相互連接;第八PMOS管的漏極、第屯PMOS管的漏極、第 十五醒OS管的柵極、第十六NMOS管的漏極相互連接;第十四NMOS管的源極與第十五醒OS管 的漏極相連接;第九PMOS管的漏極與第十PMOS管的源極相連；第十PMOS管的漏極、第十屯 醒05管的漏極、第十二?105管的柵極、第十八醒05管的柵極相互連接;第^^一PMOS管的漏極 與第十二PMOS管的源極相連;第十二PMOS管的漏極與第十八NMOS管的漏極相互連接并連接 到輸出電壓端;第十一 NMOS管的源極、第十二醒OS管的源極、第十S醒OS管的源極、第十五 醒OS管的源極、第十六NMOS管的源極、第十屯醒OS管的源極、第十八NMOS管的源極、第八電 容的另一端相互連接并接地。
[0009] 上述應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽忍片的解調(diào)電路中，所有的NMOS管和PMOS管 均工作在亞闊值區(qū)。
[0010] 本發(fā)明的有益效果在于：
[0011] 1、本發(fā)明包括依次串接的包絡(luò)檢波電路、限壓電路、低通濾波電路、參考電平產(chǎn)生 與比較輸出電路，采用有源包絡(luò)檢波電路，能夠提高解調(diào)器靈敏度，增加標(biāo)簽忍片的工作距 離;限壓電路能夠在標(biāo)簽近場(chǎng)工作時(shí)起到一個(gè)很好的限壓作用，提高了解調(diào)器的動(dòng)態(tài)范圍；
[0012] 2、本發(fā)明的參考電平產(chǎn)生與比較輸出電路采用峰值檢測(cè)的方法，替代了傳統(tǒng)大電 阻大電容，減小了忍片面積，節(jié)省了忍片成本；
[0013] 3、本發(fā)明電路中所有的MOS管都工作在亞闊值區(qū)，具有低電流低功耗的特點(diǎn)，適應(yīng) 無(wú)源標(biāo)簽忍片的要求。
【附圖說(shuō)明】
[0014] 圖1為本發(fā)明的電路圖。
[0015] 圖2為本發(fā)明在輸入射頻載波信號(hào)頻率為920MHz，幅度為0.1 V，調(diào)制深度為30%， 調(diào)制速率為80化/s,電源電壓VDD為1.4V下，輸入信號(hào)與包絡(luò)信號(hào)、參考電平及輸出信號(hào)仿 真圖。
[0016] 圖3是本發(fā)明在輸入射頻載波信號(hào)頻率為920MHz，幅度為IV，調(diào)制深度為30%，調(diào) 制速率為80化/s,電源電壓VDD為1.4V下，輸入信號(hào)與包絡(luò)信號(hào)、參考電平及輸出信號(hào)仿真 圖。
[0017] 圖4是本發(fā)明正常工作時(shí)瞬態(tài)功耗仿真圖。
【具體實(shí)施方式】
[0018] 下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。
[0019] 如圖1所示，本發(fā)明包括依次串接的包絡(luò)檢波電路1、限壓電路2、低通濾波電路3、 參考電平產(chǎn)生與比較輸出電路4,所述包絡(luò)檢波電路1包括第一 PMOS管101、第二PMOS管102、 第一醒OS管103、第二醒OS管104、第S醒OS管105、第四匪OS管106、第五匪OS管107、第六 醒OS管108、第一電容131、第二電容132、第S電容133、第四電容134、第五電容135,第一 PMOS管101、第二PMOS管102的源極接高電平，第一 PMOS管101的柵極與第二PMOS管102的柵 極相連，并且與參考電平產(chǎn)生與比較輸出電路4中的第SPMOS管114的柵極和漏極、第四 口105管115的柵極、第九?105管125的柵極、第^^一PMOS管128的柵極相連，構(gòu)成電流鏡結(jié)構(gòu)， 通過(guò)由外部提供給第SPMOS管114偏置電流，產(chǎn)生一個(gè)偏置電壓VIBIAS給不同支路提供偏 置電流;第一 PMOS管101的漏極與第一 NMOS管103的漏極相連，第一 NMOS管103的漏極與柵極 相連并與第二醒OS管104的柵極、第六醒OS管108的柵極相連構(gòu)成電流鏡結(jié)構(gòu)，為消除電荷 傳輸管第六NMOS管108闊值電壓影響。同樣，第SNMOS管105的漏極與柵極相連并與第四 醒OS管106的柵極、第五醒OS管107的柵極相連構(gòu)成電流鏡結(jié)構(gòu)，消除電荷傳輸管第五醒OS 管107闊值電壓影響。第一 NMOS管103的源極與第二NMOS管104的漏極相連。
[0020] 第五電容135-端與第一匪OS管103的柵極、第二醒OS管104的柵極、第六醒OS管 108的柵極相連，用作禪合電容，控制第六NMOS管108的柵極電壓，使其處于導(dǎo)通和關(guān)斷狀 態(tài)。第二NMOS管104的源極與第六NMOS管108的源極相連并連接到地;第二PMOS管102的漏極 與第SNMOS管105的漏極相連并連接到第S醒OS管105的柵極;第SNMOS管105的源極與第 四醒OS管106的漏極相連;第四電容134-端與第四醒OS管106的源極、第五NMOS管107的源 極、第六NMOS管108的漏極相連，并與第S電容133-端連接，用作存儲(chǔ)電容，在射頻信號(hào)交 替變化時(shí)進(jìn)行充放電；第二電容132-端與第SNMOS管105的柵極、第四NMOS管106的柵極、 第五醒OS管107的柵極相連，并與第S電容133另一端連接，用作禪合電容，控制第五NMOS管 107的柵極電壓，使其處于導(dǎo)通和關(guān)斷狀態(tài)；當(dāng)?shù)诙娙?32與第四電容134相等時(shí)，此時(shí)第 =電容133用于存儲(chǔ)直流信號(hào)，穩(wěn)定其第五NMOS管107的柵源電壓。第一電容131的一端與第 五醒OS管107的漏極W及限壓電路2中第屯醒OS管的柵極與漏極、第八醒OS管的漏極、第九 NMOS管的柵極與漏極、電阻137-端分別相連，用作存儲(chǔ)電容。
[0021] 第一電容131與第五電容135另一端分別與射頻輸入端RF+相連;第二電容132與第 四電容134另一端分別與射頻輸入RF-相連。當(dāng)RF+為高電壓，RF-為低電壓時(shí)，第六匪OS管 108導(dǎo)通，第五NMOS管107關(guān)斷。地端的電荷通過(guò)傳輸管第六醒OS管108給第四電容134充電， 同時(shí)，第一電容131釋放電荷。當(dāng)RF+為低電壓，RF-為高電壓時(shí)，第六醒OS管108關(guān)斷，第五 醒OS管107導(dǎo)通，存儲(chǔ)在第四電容134的電荷通過(guò)傳輸管第五醒OS管107給第一電容131充 電，第一電容131上的電荷放電路徑，由限壓電路2與低通濾波電路3構(gòu)成。
[0022] 包絡(luò)檢波電路1作用在于將調(diào)制在射頻載波上的基帶信號(hào)還原出來(lái)，為了消除MOS 管闊值對(duì)靈敏度造成的影響，采用了有源包絡(luò)檢波的方法，通過(guò)第一PMOS管101、第一醒OS 管103、第二醒OS管104為第六醒OS管108提供一個(gè)穩(wěn)定的偏置電壓；第二PMOS管102、第S NMOS管105、第四NMOS管106為第五NMOS管107提供一個(gè)穩(wěn)定的偏置電壓;射頻信號(hào)RF+與RF- 互為差分輸入信號(hào)。
[0023] 所述限壓電路2包括第屯NMOS管109、第八NMOS管110、第九NMOS管111、第十NMOS管 112、第六電容136,第屯NMOS管109的柵極、第八NMOS管110的漏極、第九NMOS管111的柵極均 與第五醒OS管107的漏極相連，第屯醒OS管109的柵極與第屯醒OS管109的漏極相連;第屯 醒OS管109的源極接地;第九醒OS管111的柵極與第九醒OS管111的漏極相連;第八醒OS管 110的柵極、第九NMOS管111的源極、第十NMOS管112的柵極、第十NMOS管112的漏極相連并與 第六電容136的一端連接;第八醒OS管110的源極、第十NMOS管112的源極、第六電容136的另 一端相連并接地。
[0024] 限壓電路2作用在于限制包絡(luò)信號(hào)電壓幅度，使其不超出參考電平產(chǎn)生電路和比 較器電路的共模輸入范圍。采用兩級(jí)限壓；由二極管連接的第屯醒OS管109構(gòu)成第一級(jí)限 壓，第八醒OS管110、第九醒OS管111、第十醒OS管112、第六電容136構(gòu)成第二級(jí)限壓。第屯 醒OS管109的柵極與漏極相連，構(gòu)成一個(gè)MOS連接的二極管。當(dāng)包絡(luò)信號(hào)幅度大于Vgsiog時(shí) 第一級(jí)限壓電路開(kāi)始作用，Vgsiog是第屯NMOS管109的柵源電壓差；當(dāng)包絡(luò)信號(hào)幅度大于 Vgslll+Vgsll2時(shí)，第八醒OS管110導(dǎo)通，開(kāi)始進(jìn)行泄流，其中Vgslll和Vgsll2分別是第九 醒OS管111和第十醒OS管112的柵源電壓差。第六電容136用作穩(wěn)壓作用，為第八醒OS管110 柵極提供一個(gè)穩(wěn)定的泄流電壓值。
[0025] 所述低通濾波電路3作用在于濾除包絡(luò)信號(hào)上的高頻載波，W及環(huán)境中的噪聲信 號(hào)，低通濾波電路3包括電阻137和第屯電容138,電阻137-端與第五醒OS管107的漏極相 連，電阻137另一端、第屯電容138的一端分別與參考電平產(chǎn)生與比較輸出電路4的輸入端相 連，第屯電容138的另一端接地。其電阻值與電容值滿足W下式子：
[0026]
1)
[0027] 其中，Q是調(diào)制信號(hào)最高角頻率，CO 0是載波角頻率。通過(guò)調(diào)節(jié)電阻137和第屯電容 138的大小可W使其滿足上式。
[0028] 參考電平產(chǎn)生與比較輸出電路4的作用在于產(chǎn)生一個(gè)穩(wěn)定的直流電平，通過(guò)將直 流電平與包絡(luò)信號(hào)相比較，輸出數(shù)字信號(hào)"0"與"1"，給后面數(shù)字基帶進(jìn)行處理。所述參考電 平產(chǎn)生與比較輸出電路4包括第SPMOS管114、第四PMOS管115、第五PMOS管116、第六PMOS管 117、第屯?]\?)5管 122、第八?]?05管 123、第九?]?05管 125、第十?]?05管 126、第^-一PMOS 管 128、 第十二?]?05管129、第^-一醒OS管113、第十二醒OS管118、第十S醒OS管119、第十四NMOS管 120、第十五NMOS管121、第十六NMOS管124、第十屯NMOS管127、第十八NMOS管130和第八電容 139。第SPMOS管114的漏極、第SPMOS管114的柵極、第四PMOS管115的柵極、第九PMOS管125 的柵極、第^^一PMOS管128的柵極相互連接并與外部偏置電壓相連，第SPMOS管114的源極、 第四?105管115的源極、第九?105管125的源極、第^^一PMOS管128的源極相互連接并接高電 平;第四PMOS管115的漏極、第五PMOS管116的源極、第六PMOS管117的源極、第八PMOS管123 的源極相互連接;第十一 NMOS管113的漏極與第五PMOS管116的柵極連接并作為參考電平產(chǎn) 生與比較輸出電路4的輸入端連接到第屯電容138的一端;第五?105管116的漏極、第^ NMOS管113的柵極、第十二NMOS管118的漏極、第十二NMOS管118的柵極、第十SNMOS管119的 柵極、第十四NMOS管120的柵極、第十六NMOS管124的柵極相互連接;第六PMOS管117的柵極、 第十四醒OS管120的漏極、第屯PMOS管122的源極、第屯PMOS管122的柵極、第八PMOS管123的 柵極相互連接并與第八電容139-端相連;第六PMOS管117的漏極、第十S醒OS管119的漏 極、第十PMOS管126的柵極、第十屯醒OS管127的柵極相互連接;第八PMOS管123的漏極、第屯 PMOS管122的漏極、第十五匪OS管121的柵極、第十六匪OS管124的漏極相互連接；第十四 醒OS管120的源極與第十五醒OS管121的漏極相連接;第九PMOS管125的漏極與第十PMOS管 126的源極相連；第十PMOS管126的漏極、第十也彌OS管127的漏極、第十二PMOS管129的柵 極、第十八醒05管130的柵極相互連接;第^^一PMOS管128的漏極與第十二PMOS管129的源極 相連;第十二PMOS管129的漏極與第十八NMOS管130的漏極相互連接并連接到輸出電壓端； 第^^一醒OS管113的源極、第十二醒OS管118的源極、第十S醒OS管119的源極、第十五醒OS 管121的源極、第十六醒OS管124的源極、第十屯醒OS管127的源極、第十八醒OS管130的源 極、第八電容139的另一端相互連接并接地。
[0029] 參考電平產(chǎn)生電路采用了峰值檢測(cè)的方法，由第五PMOS管116、第十二NMOS管118、 第八PMOS管123、第十六NMOS管124、第屯PMOS管122、第八電容139、第十四NMOS管120、第十 五醒OS管121構(gòu)成；比較輸出電路由第五PMOS管116、第六PMOS管117、第十二醒OS管118、第 十SNMOS管119構(gòu)成的單級(jí)運(yùn)算放大器和第十PMOS管126、第十屯醒OS管127與第十二PMOS 管129、第十八NMOS管130構(gòu)成的兩級(jí)整形電路組成。
[0030] 參考電平產(chǎn)生電路中，第五PMOS管116、第十二NMOS管118、第八PMOS管123、第十六 醒OS管124構(gòu)成一個(gè)單級(jí)運(yùn)算放大器，第五PMOS管116與第八PMOS管123為運(yùn)放差分輸入對(duì) 管。第五PMOS管116的柵極為運(yùn)放的同相輸入端，第八PMOS管123的柵極為運(yùn)放的反相輸入 端，第十二醒OS管118與第十六醒OS管124構(gòu)成電流鏡結(jié)構(gòu)，作為運(yùn)放的負(fù)載。第八PMOS管 123的漏極與第十六醒OS管124的漏極相連，作為運(yùn)放的輸出端。第屯PMOS管122的柵極與源 極相連，構(gòu)成一個(gè)MOS二極管，并與第八PMOS管123的柵極相連，即連接到運(yùn)算放大器的反相 輸入端。第屯PMOS管122的漏極與第八PMOS管123的漏極、第十六NMOS管124的漏極相連，即 連接到運(yùn)算放大器的輸出端。
[0031] 第屯PMOS管122、第八電容139、第十四NMOS管120、第十五NMOS管121與前面提到的 運(yùn)算放大器構(gòu)成了一個(gè)峰值檢測(cè)電路。第屯PMOS管122的柵極與漏極、第八電容139-端、第 八PMOS管123的柵極、第六PMOS管117的柵極、第十四醒OS管120的漏極相互連接，構(gòu)成峰值 檢測(cè)電路的輸出端。第八電容139與第十四醒OS管120、第十五NMOS管121，構(gòu)成峰值檢測(cè)電 路的RC充放電路徑。第十四醒OS管120的柵極與第十二醒OS管118的柵極相連，提供一個(gè)穩(wěn) 定的柵極電壓。第十五NMOS管m的柵極與第八PMOS管123的漏極、第十六醒OS管124的漏極 相連，提供一個(gè)動(dòng)態(tài)的柵極電壓，控制峰值檢測(cè)電路的放電速度。當(dāng)包絡(luò)信號(hào)幅度增加時(shí)， 第八PMOS管123、第十六NMOS管124的漏極電壓增加，使得第屯PMOS管122的柵極與漏極電壓 增加。同時(shí)，第十五NMOS管121的柵極電壓也增加，放電電流增加，使得峰值檢測(cè)輸出端電壓 維持一個(gè)穩(wěn)定值。為了使得峰值檢測(cè)電壓小于包絡(luò)信號(hào)峰值電壓，第五PMOS管116的寬長(zhǎng)比 與第八PMOS管123的寬長(zhǎng)比必須滿足下式：
[0032：
2) W W
[0033] 其中，(一)11。是第五PMOS管116116的寬長(zhǎng)比，(一)12,第八PMOS管123123的寬長(zhǎng)比。 .LL 選取合適的尺寸，使(^)"e為的整數(shù)倍。
[0034] 比較輸出電路中第五PMOS管116、第六PMOS管117、第十二NMOS管118、第十S醒OS 管119構(gòu)成另一個(gè)運(yùn)算放大器。第五PMOS管116、第六PMOS管117為運(yùn)放的差分輸入端，第五 PMOS管116的柵極為同相輸入端，第六PMOS管117的柵極為反相輸入端，第十二醒OS管118、 第十SNM0S管119W電流鏡形式連接，用作運(yùn)放的負(fù)載。第^^一NMOS管113的柵極與第十二 NMOS管118的柵極相連，用于對(duì)包絡(luò)信號(hào)泄流。第六PMOS管117的漏極與第十SNMOS管119的 漏極相連，作為運(yùn)放的輸出端，并與第十PMOS管126的柵極、第十屯醒OS管127的柵極相連。 第十PMOS管126的漏極與第十屯NMOS管127的漏極相連，并與第十二PMOS管129的柵極、第十 八NMOS管130的柵極相連。第九PMOS管125的漏極與第十PMOS管126的源極相連。第九PMOS管 125的柵極與偏置電壓VIBIAS相連，為第十PMOS管126與第十屯NMOS管127構(gòu)成的反相器提 供一個(gè)限流支路。第^^一?105管128的漏極與第十二?105管129的源極相連。第^^一PMOS管 128的柵極與偏置電壓VIBIAS相連，為第十二PMOS管129與第十八NMOS管130構(gòu)成的反相器 提供一個(gè)限流支路。
[0035] 當(dāng)?shù)谖錚MOS管116柵極輸入的包絡(luò)信號(hào)大于第六PMOS管117柵極輸入的參考電平 時(shí)，流過(guò)第五PMOS管116的電流小于第六PMOS管117的電流，流過(guò)第五PMOS管116的電流同時(shí) 流過(guò)第十二NMOS管118,流過(guò)第六PMOS管117的電流同時(shí)流過(guò)第十=NMOS管119。而且第十二 醒OS管118的柵極與第十S醒OS管119的柵極相連。對(duì)于NMOS管來(lái)說(shuō)，在柵極電壓相同的情 況下，電流大的其漏極電壓大。因此，第十=NMOS管119的漏極電壓大于第十二NMOS管118的 漏極電壓，表現(xiàn)為高電平。此高電平通過(guò)由第十PMOS管126與第十屯NMOS管127構(gòu)成的第一 級(jí)反相器，和第十二PMOS管129與第十八NMOS管130構(gòu)成的第二級(jí)反相器，進(jìn)行整形輸出為 高電平V0UT。當(dāng)包絡(luò)信號(hào)小于參考電平時(shí)，流過(guò)第五PMOS管116的電流大于第六PMOS管117 的電流，同樣有第十=NMOS管119漏極電壓小于第十二NMOS管118的漏極電壓，表現(xiàn)為低電 平，經(jīng)過(guò)兩級(jí)反相器整形后，輸出為低電平VOUT。
[0036] 如圖2所示，射頻輸入信號(hào)峰值為0.1 V，經(jīng)過(guò)包絡(luò)檢波電路1、限壓電路2、低通濾波 電路3后得到包絡(luò)信號(hào)。包絡(luò)信號(hào)一路經(jīng)過(guò)參考電平產(chǎn)生電路得到參考電壓，并輸入到比較 器一段與包絡(luò)信號(hào)比較，解調(diào)輸出結(jié)果顯示正常解調(diào)出數(shù)據(jù)。
[0037] 如圖3所示，射頻輸入信號(hào)峰值為IV，此時(shí)限壓電路2開(kāi)啟。限壓后的包絡(luò)信號(hào)峰值 為0.7V左右，處于比較電路的共模輸入范圍之內(nèi)，經(jīng)過(guò)比較后能正常解調(diào)輸出。
[0038] 圖4所示為0到25化S之內(nèi)的瞬態(tài)功耗仿真圖，經(jīng)計(jì)算其平均功耗為293.6nW。
[0039] W上僅是實(shí)施例僅用于說(shuō)明本發(fā)明的效果，本發(fā)明的保護(hù)范圍并不僅局限于上述 實(shí)施例，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理前提下的若 干改進(jìn)和潤(rùn)飾，均應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1. 一種應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，其特征在于:包括依次串接 的包絡(luò)檢波電路、限壓電路、低通濾波電路、參考電平產(chǎn)生與比較輸出電路，所述包絡(luò)檢波 電路包括第一PMOS管、第二PMOS管、第一匪OS管、第二NMOS管、第三匪OS管、第四匪OS管、第 五匪OS管、第六匪OS管、第一電容、第二電容、第三電容、第四電容、第五電容，第一 PMOS管、 第二PMOS管的源極接高電平，第一 PMOS管的柵極與第二PMOS管的柵極相連，并與外部偏置 電壓相連;第一 PMOS管的漏極與第一 NMOS管的漏極相連并連接到第一匪OS管的柵極;第一 NMOS管的源極與第二NMOS管的漏極相連;第一 NMOS管的柵極、第二NMOS管的柵極、第六NMOS 管的柵極相連并連接到第五電容一端;第五電容另一端與第一射頻輸入端相連;第二NMOS 管的源極與第六NMOS管的源極相連并連接到地;第二PMOS管的漏極與第三NMOS管的漏極相 連并連接到第三匪OS管的柵極;第三匪OS管的源極與第四NMOS管的漏極相連;第三匪OS管 的柵極、第四NMOS管的柵極、第五NMOS管的柵極相連并連接到第二電容一端;第二電容另一 端與第二射頻輸入端連接;第四NMOS管的源極、第五NMOS管的源極、第六匪OS管的漏極相連 并連接到第四電容一端；第四電容另一端與第三射頻輸入端相連；第三電容一端與第五 WOS管的源極相連，第三電容另一端與第五匪OS管的柵極相連;第五匪OS管的漏極與限壓 電路相連;第一電容的一端與第五匪OS管的漏極相連，第一電容的另一端與第四射頻輸入 端相連，其中第一射頻輸入端與第二射頻輸入端互為差分輸入信號(hào)端，第三射頻輸入端與 第四射頻輸入端互為差分輸入信號(hào)端。2. 根據(jù)權(quán)利要求1所述的應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，其特征在 于:所述限壓電路包括第七NMOS管、第八NMOS管、第九匪OS管、第十匪OS管、第六電容，第七 匪OS管的柵極、第八匪OS管的漏極、第九匪OS管的柵極均與第五匪OS管的漏極相連，第七 匪OS管的柵極與第七匪OS管的漏極相連;第七NMOS管的源極接地;第九匪OS管的柵極與第 九匪OS管的漏極相連；第八匪OS管的柵極、第九匪OS管的源極、第十匪OS管的柵極、第十 NMOS管的漏極相連并與第六電容的一端連接;第八NMOS管的源極、第十NMOS管的源極、第六 電容的另一端相連并接地。3. 根據(jù)權(quán)利要求2所述的應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，其特征在 于:所述低通濾波電路包括電阻和第七電容，電阻一端與第五NMOS管的漏極相連，電阻另一 端、第七電容的一端分別與參考電平產(chǎn)生與比較輸出電路的輸入端相連，第七電容的另一 端接地。4. 根據(jù)權(quán)利要求3所述的應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，其特征在 于：所述參考電平產(chǎn)生與比較輸出電路包括第三PMOS管、第四PMOS管、第五PMOS管、第六 PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第^-一PMOS管、第十二PMOS管、 第^^一匪OS管、第十二匪OS管、第十三匪OS管、第十四匪OS管、第十五匪OS管、第十六匪OS 管、第十七NMOS管、第十八NMOS管和第八電容，第三PMOS管的漏極、第三PMOS管的柵極、第四 PMOS管的柵極、第九PMOS管的柵極、第^^一PMOS管的柵極相互連接并與外部偏置電壓相連， 第三PMOS管的源極、第四PMOS管的源極、第九PMOS管的源極、第^^一PMOS管的源極相互連接 并接高電平;第四PMOS管的漏極、第五PMOS管的源極、第六PMOS管的源極、第八PMOS管的源 極相互連接;第十一匪OS管的漏極與第五PMOS管的柵極連接并作為參考電平產(chǎn)生與比較輸 出電路的輸入端連接到第七電容的一端;第五PMOS管的漏極、第^^一NMOS管的柵極、第十二 WOS管的漏極、第十二NMOS管的柵極、第十三WOS管的柵極、第十四NMOS管的柵極、第十六 WOS管的柵極相互連接;第六PMOS管的柵極、第十四NMOS管的漏極、第七PMOS管的源極、第 七PMOS管的柵極、第八PMOS管的柵極相互連接并與第八電容一端相連；第六PMOS管的漏 極、第十三匪OS管的漏極、第十PMOS管的柵極、第十七匪OS管的柵極相互連接;第八PMOS管 的漏極、第七PMOS管的漏極、第十五匪OS管的柵極、第十六匪OS管的漏極相互連接;第十四 匪OS管的源極與第十五匪OS管的漏極相連接;第九PMOS管的漏極與第十PMOS管的源極相 連;第十PMOS管的漏極、第十七匪OS管的漏極、第十二PMOS管的柵極、第十八匪OS管的柵極 相互連接;第十一PMOS管的漏極與第十二PMOS管的源極相連;第十二PMOS管的漏極與第十 八匪OS管的漏極相互連接并連接到輸出電壓端;第^^一匪OS管的源極、第十二匪OS管的源 極、第十三匪OS管的源極、第十五NMOS管的源極、第十六匪OS管的源極、第十七NMOS管的源 極、第十八NMOS管的源極、第八電容的另一端相互連接并接地。5.根據(jù)權(quán)利要求4所述的應(yīng)用于無(wú)源超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路，其特征在 于:所有的NMOS管和PMOS管均工作在亞閾值區(qū)。
【文檔編號(hào)】G06K19/07GK105956647SQ201610267759
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年4月27日
【發(fā)明人】唐明華, 梁賽兒, 楊黎
【申請(qǐng)人】湘潭大學(xué)