一種半導體器件及其制作方法和電子裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法和電子
目.ο
【背景技術】
[0002]集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導體工業(yè)已經(jīng)進步到納米技術工藝節(jié)點，特別是當半導體器件尺寸降到22nm或以下時，來自制造和設計方面的挑戰(zhàn)已經(jīng)導致了三維設計如鰭片場效應晶體管(FinFET)的發(fā)展。
[0003]相對于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應等方面具有更加優(yōu)越的性能，平面柵極結構設置于所述溝道上方，而在FinFET器件中柵極環(huán)繞所述鰭片設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出；同時又更加緊湊，提高了器件的集成度，因此在模擬電路(analog circuits)和靜態(tài)存儲器(SRAMs)中得到廣泛應用。
[0004]然而，在FinFET器件的制作過程中面臨許多問題，例如，在多晶硅柵極材料層沉積后，由于襯底上鰭片結構的疏密程度不同，造成多晶硅柵極材料層的表面狀態(tài)不同，導致在之后的化學機械研磨(Chemical Mechanical Polishing,簡稱CMP)過程中，很難捕捉研磨終點，并且很難控制研磨后多晶硅柵極材料層表面高低不平的臺階問題的出現(xiàn)。
[0005]因此，有必要提出一種新的制作方法，以解決現(xiàn)有技術的不足。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術的不足，本發(fā)明實施例一提供一種半導體器件的制作方法，包括:
[0007]提供半導體襯底，所述半導體襯底上形成有鰭片結構；
[0008]在所述半導體襯底和所述鰭片結構上沉積形成柵極材料層，其中所述柵極材料層的表面形成有多個凸起；
[0009]在所述柵極材料層上沉積形成犧牲材料層；
[0010]執(zhí)行第一化學機械研磨，停止于所述柵極材料層的頂面上，并在相鄰凸起間剩余有部分的所述犧牲材料層；
[0011]執(zhí)行第二化學機械研磨，以完全去除剩余的所述犧牲材料層。
[0012]進一步，所述柵極材料層為多晶硅層。
[0013]進一步，所述犧牲材料層的材料為氧化物。
[0014]進一步，控制稀疏區(qū)內(nèi)所述柵極材料層的高度大于預定的柵極材料層的目標高度與一個拋光輪高度的和。
[0015]進一步，所述犧牲材料層的厚度為2000?3500埃。
[0016]進一步，采用化學氣相沉積法形成所述犧牲材料層。
[0017]進一步，采用具有高選擇性的研磨漿料進行所述第一化學機械研磨。
[0018]進一步，采用光學終點檢測或電機電流終點檢測對所述第一化學機械研磨的研磨終點進行檢測。
[0019]進一步，采用低選擇性研磨漿料進行所述第二化學機械研磨。
[0020]進一步，采用光學終點檢測方法捕捉剩余的所述犧牲材料層完全被去除時作為所述第二化學機械研磨的研磨終點。
[0021]進一步，在執(zhí)行所述第二化學機械研磨時，還可以進行一定時間的過度拋光處理，以使所述柵極材料層的表面更加平坦。
[0022]進一步，在所述第二化學機械研磨之后，還包括執(zhí)行第三化學機械研磨的步驟，所述第三化學機械研磨為化學拋光過程。
[0023]進一步，在所述鰭片結構之間形成有淺溝槽隔離結構。
[0024]本發(fā)明實施例二提供一種采用上述的方法制作的半導體器件，所述半導體器件具有平整的柵極材料層。
[0025]本發(fā)明實施例三提供一種電子裝置，其包括上述的半導體器件。
[0026]綜上所述，根據(jù)本發(fā)明的方法，可有效的監(jiān)控研磨終點實現(xiàn)更好的對柵極材料層厚度的控制，同時改善了柵極材料層表面的平整度，避免臺階高度的出現(xiàn)，進而提高了器件的性能和良率。
【附圖說明】
[0027]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0028]附圖中:
[0029]圖1A-1D為現(xiàn)有技術的方法依次依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0030]圖2A-2E為根據(jù)本發(fā)明實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0031]圖3為根據(jù)本發(fā)明實施例一的方法依次實施的步驟的流程圖。
【具體實施方式】
[0032]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0033]應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。
[0034]在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0035]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的結構，以便闡釋本發(fā)明的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0036]下面，參考圖1A-1D，對現(xiàn)有的FinFET器件的柵極材料層沉積后化學機械拋光過程的實施步驟進行簡要說明。
[0037]首先如圖1A所示，提供半導體襯底100，在所述半導體襯底上形成有鰭片結構101，在所述鰭片結構之間形成有淺溝槽隔離結構102，在所述鰭片結構101和淺溝槽隔離結構102上沉積形成多晶硅柵極材料層103，之后，多晶硅柵極材料層表面形成了三種不同的形貌:
[0038]區(qū)域A:此區(qū)域?qū)獮镕inFET鰭片結構的間距比較小的密集區(qū)，多晶硅柵極材料層表面平緩，高峰(height)位于鰭片結構的上方。
[0039]區(qū)域B:此區(qū)域?qū)獮镕inFET鰭片結構的間距比較大的密集區(qū)，多晶硅柵極材料層表面的形成若干個島型多晶硅高峰，其位于鰭片和淺溝槽隔離結構之間。
[0040]區(qū)域C:此區(qū)域?qū)獮镕inFET鰭片結構的稀疏區(qū)，在淺溝槽隔離結構上方的多晶硅柵極材料層容易受到CMP碟形(Dishing)效應的影響。
[0041]如圖1B所示，執(zhí)行第一化學機械研磨，去除多晶硅柵極材料層103表面突出的多個高峰，以平坦化多晶硅柵極材料層表面。此步驟中，在研磨液中加入有抑制劑104，抑制劑可防止研磨過快。
[0042]如圖1C所示，執(zhí)行第二化學機械研磨，對多晶硅柵極材料層103進行進一步的研磨拋光，直到拋光到目標值。此步驟中，在研磨液中抑制劑104不起作用。
[0043]如圖1D所示，進行化學拋光，去除表面的劃痕或凹陷等缺陷。
[0044]最終多晶硅柵極材料層的表面具有高低不平的臺階，進而影響器件的性能和良率。
[0045]鑒于此，本發(fā)明提出了一種新的制作方法，以解決上述問題。
[0046]實施例一
[0047]下面，參照圖2A?2E對本發(fā)明依次實施的步驟進行詳細描述。
[0048]首先，參考圖2A，提供半導體襯底200，所述半導體襯底200可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。
[0049]所述半導體襯底200上形成有鰭片結構201。可選地，所述鰭片201為硅鰭片，可采用本領域常用的方法形成所述硅鰭片。示例性地，首先在半導體襯底上形成半導體材料層，所述半導體材料層可以S1、SiGe、Ge或者II1-V材料，在半導體材料層上依次沉積墊氧化層和墊氮化物層，然后在所述半導體材料層上形成圖案化的掩膜層，例如光刻膠掩膜層，所述光刻膠掩膜層定義了所述鰭片結構的寬度、長度以及位置等，然后以所述光刻膠掩膜層為掩膜蝕刻所述墊氮化物層、墊氧化層和半導體材料層，以形成鰭片，然后去除所述光刻膠掩膜層，去除所述光刻膠掩膜層的方法可以為氧化灰化法。需要注意的是，所述鰭片結構201的形成僅僅是示例性的
[0050]示例性地，根據(jù)鰭片結構201的疏密程度分成三個區(qū)域，其中，鰭片間距最小的密集區(qū)稱為A區(qū)，鰭片間距相對比較大的密集區(qū)稱為B區(qū)，鰭片間距大的稀疏區(qū)稱為C區(qū)。
[0051]在所述鰭片結構201之間形成有淺溝槽隔離結構202，簡單描述其形成過程為:在所述鰭片結構之間填充隔離層，隔離層的材料可以為氧化物、氮化物或氮氧化物等。之后進行回蝕刻工藝以露出部分所述鰭片結構，進而形成隔離所述鰭片結構的淺溝槽隔離結構。
[0052]在所述鰭片結構201和淺溝槽隔離結構202的上方沉積形成柵極材料層203。
[0053]柵極材料層203的構成材料包括多晶硅、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬硅化物中的一種或多種，其中，金屬可以是鎢(W)、鎳(Ni)或鈦(Ti);導電