包含wisx的半導(dǎo)體裝置及其制造方法
【專利說明】包含WISX的半導(dǎo)體裝置及其制造方法
[0001]優(yōu)先權(quán)串請案
[0002]本申請案主張2013年2月22日提出申請的序列號為13/774，599的美國申請案的優(yōu)先權(quán)權(quán)益，所述美國申請案以全文引用的方式并入本文中。
【背景技術(shù)】
[0003]隨著半導(dǎo)體工業(yè)的發(fā)展，三維(3D)半導(dǎo)體裝置被廣泛地探討。然而，包含多個經(jīng)堆疊疊層(例如，層)及延伸到所述疊層中的高縱橫比開口(例如，孔)的3D半導(dǎo)體裝置的結(jié)構(gòu)以及制造此類3D半導(dǎo)體裝置的技術(shù)呈現(xiàn)一些實施挑戰(zhàn)。
【附圖說明】
[0004]圖1是圖解說明根據(jù)本發(fā)明的一實施例的3D半導(dǎo)體裝置的一部分的橫截面圖。
[0005]圖2A到2F是圖解說明根據(jù)本發(fā)明的一實施例的制作3D半導(dǎo)體裝置的技術(shù)的實例的橫截面圖。
[0006]圖3是圖解說明根據(jù)本發(fā)明的一實施例的制作3D半導(dǎo)體裝置的過程的流程圖。
【具體實施方式】
[0007]在實施例的以下詳細說明中，參考形成本文的一部分且其中以圖解方式展示其中可實踐本發(fā)明的實施例的特定說明性實施例的附圖。充分詳細地描述這些實施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，可利用其它實施例且可在不背離本文中所呈現(xiàn)的實施例的范圍的情況下做出邏輯、機械及電改變。
[0008]近年來，3D半導(dǎo)體裝置(例如，3D NAND存儲器裝置)因嚴峻的規(guī)模挑戰(zhàn)而開始使用。然而，包含經(jīng)堆疊疊層及延伸到所述經(jīng)堆疊疊層中的高縱橫比開口的3D半導(dǎo)體裝置強加對3D半導(dǎo)體裝置的結(jié)構(gòu)及形成3D半導(dǎo)體裝置的技術(shù)兩者的挑戰(zhàn)。
[0009]關(guān)于3D半導(dǎo)體裝置的形成的一個問題是控制蝕刻著陸。當制造3D半導(dǎo)體裝置時，用作經(jīng)堆疊疊層中的蝕刻著陸層的材料(例如，膜)可能不能有效地停止進一步蝕刻。所述蝕刻著陸層可能太容易被蝕穿(例如，通過原位蝕刻)。另一方面，蝕刻著陸層在蝕刻過程之后可能難以移除，且因此可能不利地影響觸點(例如，插塞)的形成。另外，蝕刻著陸層可變成勢皇，其可阻礙(例如)3D半導(dǎo)體裝置中的多溝道之間的導(dǎo)電接觸。
[0010]如本文件中所使用的術(shù)語“水平面”定義為平行于襯底(例如，晶片或裸片)的常規(guī)平面或表面的平面，而不管襯底的定向如何。術(shù)語“垂直”是指垂直于如上文所定義的水平面的方向。例如“在……上”、“在……上方”及“在……下方”的介詞是相對于襯底的頂部表面上的常規(guī)平面或表面而定義，而不管襯底的定向如何。
[0011]在本文中所描述的實施例中，“鎢及硅化鎢”(WSiX)材料可用作用于形成3D半導(dǎo)體裝置的蝕刻著陸層。3D半導(dǎo)體裝置可包含電介質(zhì)材料(例如，氧化物)與導(dǎo)電材料(例如，經(jīng)導(dǎo)電摻雜多晶硅)的經(jīng)堆疊多個交替疊層及延伸到所述經(jīng)堆疊多個交替疊層中的高縱橫比開口。WSiX材料還可用作導(dǎo)電觸點(例如，導(dǎo)電插塞)以提供經(jīng)堆疊多個交替疊層內(nèi)的多晶硅溝道之間的電接觸。
[0012]圖1圖解說明根據(jù)本發(fā)明的一實施例的形成于襯底102上方(例如，其上)的半導(dǎo)體裝置100的一部分。
[0013]半導(dǎo)體裝置100包含形成于襯底102上方的堆疊結(jié)構(gòu)104。堆疊結(jié)構(gòu)104包含電介質(zhì)材料104A與多晶硅104B的多個交替水平疊層(例如，疊層)。在一些實施例中，電介質(zhì)材料104A可包含(例如)氧化硅或原硅酸四乙酯(TEOS)。
[0014]半導(dǎo)體裝置100還包含延伸到堆疊結(jié)構(gòu)104中達鄰近于襯底102的水平的至少一個垂直開口(例如，開口 106)。開口 106可呈柱形狀且具有高縱橫比。開口的縱橫比定義為所述開口的深度與所述開口的直徑的比率。舉例來說，開口 106的深度(例如，長度)可為約2 μ m，且開口 106的直徑可為約60nm到lOOnm。在一些實施例中，開口 106可具有形成(例如，沉積)于開口 106的內(nèi)側(cè)壁上的隔離襯里108。因此，所述開口的高縱橫比可(例如)介于約20與33之間。在一些實施例中，隔離襯里108可包含氧化物材料或氮化物材料。
[0015]半導(dǎo)體裝置100進一步包含:第一多晶硅溝道110A，其形成于開口 106的鄰近于襯底102的下部部分中；第二多晶硅溝道110B，其形成于開口 106的上部部分中；&WSiX材料112，其形成于開口 106中介于第一多晶硅溝道IlOA與第二多晶硅溝道IlOB之間。
[0016]WSiX材料112可在深處(例如，到大于2微米的深度)形成(例如，通過沉積過程)于開口 106中。鄰近于溝道IlOA的WSiX材料112可充當蝕刻著陸層以在形成裝置100的過程期間停止進一步蝕刻，且還可充當導(dǎo)電觸點以在裝置100正操作時提供開口 106中的第一多晶硅溝道IlOA與第二多晶硅溝道IlOB之間的電接觸。
[0017]在一些實施例中，堆疊結(jié)構(gòu)104可包含鄰近于堆疊結(jié)構(gòu)104的頂部表面的氮化物材料。堆疊結(jié)構(gòu)104的頂部表面與堆疊結(jié)構(gòu)104的底部表面相對地定位，其中堆疊結(jié)構(gòu)104的底部表面接近于襯底102。
[0018]在一些實施例中，如上文所描述的半導(dǎo)體裝置100可為存儲器裝置。舉例來說，存儲器裝置可包括襯底及形成于所述襯底上的堆疊結(jié)構(gòu)。所述堆疊結(jié)構(gòu)可包含電介質(zhì)材料與多晶硅的多個交替疊層。半導(dǎo)體裝置還可包括延伸到堆疊結(jié)構(gòu)中達鄰近襯底的水平的至少一個開口。所述開口可包含:第一多晶硅溝道，其形成于所述開口的鄰近襯底的下部部分中；第二多晶硅溝道，其形成于所述開口的上部部分中；及WSiX材料，其安置于所述開口中介于第一多晶硅溝道與第二多晶硅溝道之間作為導(dǎo)電觸點以接觸所述開口中的第一多晶硅溝道及第二多晶硅溝道兩者。
[0019]圖2A到2F是圖解說明根據(jù)本發(fā)明的實施例的制作半導(dǎo)體裝置200的技術(shù)的實例的橫截面圖。
[0020]最初參考圖2A，第一堆疊結(jié)構(gòu)204形成于襯底202上。第一堆疊結(jié)構(gòu)204可包含電介質(zhì)材料204A與多晶硅204B的第一多個交替疊層，所述交替疊層在襯底202上方水平延伸。在一些實施例中，電介質(zhì)材料204A可包含(例如)氧化硅或TE0S。
[0021]至少一個第一開口 206A垂直形成(例如，通過濕式或干式蝕刻)達第一堆疊結(jié)構(gòu)200A中到鄰近于襯底202的水平。
[0022]在填充第一開口 206A之前，第一隔離襯里208可形成于第一開口 206A的內(nèi)側(cè)壁上。在一些實施例中，第一隔離襯里208可包含氧化物材料或氮化物材料。
[0023]第一多晶硅溝道210A可通過將多晶硅沉積于第一多晶硅溝道210A中而形成于第一開口 206A中。在一些實施例中，第一多晶硅溝道210A可通過使用多晶硅來至少部分地填充第一開口 206A而形成于第一開口 206A中。
[0024]參考圖2B，移除(例如，通過濕式或干式蝕刻過程)第一開口 206A中的第一多晶硅溝道210A的上部部分以形成凹部“R”。
[0025]參考圖2C，WSiX材料212沉積于第一堆疊結(jié)構(gòu)204的頂部表面上以至少部分地填充凹部“R”。
[0026]參考圖2D，(例如)通過化學(xué)機械平面化(CMP)過程而移除WSiX材料212的沉積于第一結(jié)構(gòu)204的頂部表面上的一部分，且因此暴露WSiX材料212的填充到凹部“R”中的一部分。
[0027]參考圖2E，第二堆疊結(jié)構(gòu)224形成于第一堆疊結(jié)構(gòu)204的頂部表面及WSiX材料212的所暴露部分上。第二堆疊結(jié)構(gòu)224包含電介質(zhì)材料(例如，氧化硅或TE0S)204A與多晶硅204B的第二多個交替疊層。
[0028]參考圖2F，至少一個第二開口 206B蝕刻(例如，通過濕式或干式蝕刻過程)到第二堆疊結(jié)構(gòu)224中以暴露WSiX材料212的形成于第一堆疊結(jié)構(gòu)204的第一開口 206A (如圖2A中所展示)中的一部分。第二開口 206B可具有柱形狀。第二開口 206B可具有高縱橫比。舉例來說，第二開口 206B可具有大于2微米的深度及小于70納米的直徑。
[0029]在填充第二開口 206B之前，第二隔離襯里208B可形成于第二開口 206B的內(nèi)側(cè)壁上。在一些實施例中，第二隔離襯里208B可包含氧化物材料或氮化物材料。
[0030]在此之后，將多晶硅沉積到第二開口 206B中以形成第二多晶硅溝道210B。因此，第二開口 206B與WSiX材料212接觸。在一些實施例中，使用多晶硅來至少部分地填充第二開口 206B以形成第二多晶硅溝道210B。
[0031]因此，WSiX材料212在深處嵌入到第二開口 206B中且嵌入于第一多晶硅溝道210A的頂部上，且可在3D半導(dǎo)體裝置200的操作期間電接觸第一多晶硅溝道210A及第二多晶硅溝道210B兩者。在制作3D半導(dǎo)體裝置200的過程期間，WSiX材料212可充當蝕刻著陸層以控制(例如，以停止)進一步蝕刻到第一多晶硅溝道210A中，且因此還防止進一步蝕刻到在下方且鄰近于第一多晶硅溝道210A的襯底202中。
[0032]圖3是圖解說明根據(jù)本發(fā)明的實施例的制作半導(dǎo)體裝置的方法300的流程圖。
[0033]現(xiàn)在參考圖2A到2D及3，可見，在302處，在襯底202上形成第一堆疊結(jié)構(gòu)204。第一結(jié)構(gòu)204包含電介質(zhì)材料204A與多晶硅204B的第一多個交替疊層。
[0034]第一堆疊結(jié)構(gòu)204還包含延伸到鄰近襯底202的水平的至少一個第一開口 206A。可(例如)通過濕式或干式蝕刻過程而形成至少一個第一開口 206