半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]在MOSFET(MetalOxide Semiconductor Field Effect Transistor)等半導(dǎo)體裝置中，能夠?qū)?nèi)置二極管用作回流二極管。例如在專利文獻I中，提出了將作為回流二極管的SBD (Schottky Barrier D1de)內(nèi)置于MOSFET的構(gòu)件單元內(nèi)來利用的方法。
[0003]專利文獻1:日本特開2003-017701號公報

【發(fā)明內(nèi)容】

[0004]在MOSFET等半導(dǎo)體裝置中，內(nèi)置了 pn 二極管。因此，如果在對pn 二極管施加了正向的電壓的狀態(tài)下，Pn 二極管進行動作，則向漂移層注入少數(shù)載流子。
[0005]于是，被注入了的少數(shù)載流子與漂移層的多數(shù)載流子發(fā)生復(fù)合，通過與此伴隨地產(chǎn)生的能量(復(fù)合能)，根據(jù)半導(dǎo)體而其周期構(gòu)造被打亂，即發(fā)生晶體缺陷，這一點被公知。特別是在碳化硅的情況下，由于其帶隙大，所以復(fù)合能大，進而具有各種穩(wěn)定的晶體構(gòu)造，所以晶體構(gòu)造容易發(fā)生變化。因此，容易引起由Pn 二極管的動作導(dǎo)致的晶體缺陷的發(fā)生。
[0006]由于打亂了的晶體構(gòu)造為高電阻，所以，特別是如果在MOSFET的活性區(qū)域(即，具有包括溝道的構(gòu)件單元的區(qū)域)發(fā)生這樣的現(xiàn)象，則導(dǎo)通電阻、即針對源極漏極間的正向電流的元件電阻變大，在通過了相同的電流密度的情況下的導(dǎo)通損失變大。
[0007]通電損失是MOSFET中的支配性的損失之一，所以在MOSFET中，活性區(qū)域的pn 二極管的動作所引起的晶體缺陷的發(fā)生造成使MOSFET的發(fā)熱增加、使長期的穩(wěn)定動作變得困難的問題。
[0008]在內(nèi)置了 SBD的MOSFET的情況下，將SBD的擴散電位設(shè)計成低于pn結(jié)的擴散電位，所以在回流動作時，在直到活性區(qū)域的pn 二極管進行動作的期間內(nèi)，在內(nèi)置了的SBD中流過單極電流。因此，關(guān)于一定量的電流，在沒有pn 二極管的動作的狀態(tài)下，能夠使回流電流通過，能夠避免導(dǎo)通電阻的增大。
[0009]但是，在專利文獻I所述的終端分布中，在使MOSFET中流過的回流電流增加而進行的情況下，MOSFET的構(gòu)件單元群中的、在與終端部接近的區(qū)域中配置了的構(gòu)件單元相對于這以外的構(gòu)件單元，存在pn 二極管更快地、即以更低的源極漏極間電壓進行動作的問題。
[0010]當(dāng)在超過這樣的電壓的使用條件下長時間內(nèi)使用半導(dǎo)體裝置的情況下，產(chǎn)生與外周部接近的構(gòu)件單元中的導(dǎo)通電阻增大、整個芯片的導(dǎo)通電阻也增大的問題。
[0011]為了將整個芯片的導(dǎo)通電阻的增大抑制到容許量以下，需要限制元件整體中流過的回流電流，并限制在與終端部接近的區(qū)域中配置了的構(gòu)件單元的pn 二極管中流過的電流。這意味著需要增大為了使所期望的電流流過所需的芯片尺寸，并意味著使芯片成本增大。
[0012]本發(fā)明是為了解決上述的問題而完成的，其目的在于，提供一種在終端附近的構(gòu)件單元中的pn 二極管進行動作之前增大整個芯片中流過的電流值，能夠?qū)崿F(xiàn)芯片尺寸的縮小以及由此帶來的芯片成本的降低的半導(dǎo)體裝置。
[0013]本發(fā)明的半導(dǎo)體裝置的特征在于，具備:第I導(dǎo)電類型的漂移層，形成于第I導(dǎo)電類型的半導(dǎo)體基板上；第2導(dǎo)電類型的第I阱區(qū)，在所述漂移層表層，相互間隔地設(shè)置有多個；第2導(dǎo)電類型的第2阱區(qū)，在所述漂移層表層，在俯視時夾著多個所述第I阱區(qū)整體地形成，并且形成面積比各所述第I阱區(qū)寬；第I導(dǎo)電類型的第I間隔區(qū)域，在各所述第I阱區(qū)內(nèi)，從各所述第I阱區(qū)表層向深度方向貫通地形成；第I導(dǎo)電類型的源極區(qū)域，在各所述第I阱區(qū)表層，在俯視時夾著所述第I間隔區(qū)域地形成；第I肖特基電極，設(shè)置在所述第I間隔區(qū)域上；第I歐姆電極，在各所述第I阱區(qū)上，在俯視時夾著所述第I肖特基電極地設(shè)置；第I導(dǎo)電類型的第2間隔區(qū)域，是使各所述第I阱區(qū)相互間隔的區(qū)域；第I導(dǎo)電類型的第3間隔區(qū)域，在所述第2阱區(qū)內(nèi)，從所述第2阱區(qū)表層向深度方向貫通地形成；第2肖特基電極，設(shè)置在所述第3間隔區(qū)域上；柵極電極，在除了設(shè)置有所述第I和第2肖特基電極以及所述第I歐姆電極的位置的整個所述第I和第2阱區(qū)上，隔著第I絕緣膜地設(shè)置；第2絕緣膜，覆蓋所述柵極電極地形成；以及第I源極電極，覆蓋所述第I和第2肖特基電極、所述第I歐姆電極以及所述第2絕緣膜地設(shè)置。
[0014]根據(jù)本發(fā)明的上述方式，在位于活性區(qū)域的外側(cè)的第2阱區(qū)上，設(shè)置第2肖特基電極，從而在環(huán)流狀態(tài)下，產(chǎn)生該第2肖特基電極中的壓降，緩和對位于活性區(qū)域端部的第I阱區(qū)的內(nèi)置SBD施加的電壓。因此，能夠抑制pn 二極管的動作，能夠使更多的電流在SBD中環(huán)流。其結(jié)果，在整個芯片中以單極電流流過的回流電流變大，能夠降低芯片尺寸。
[0015]本發(fā)明的目的、特征、局面以及優(yōu)點將通過以下的詳細(xì)說明和附圖而變得更明確。
【附圖說明】
[0016]圖1是第I實施方式的SBD內(nèi)置MOSFET的構(gòu)件單元的剖面示意圖。
[0017]圖2是第I實施方式的SBD內(nèi)置MOSFET的構(gòu)件單元的平面示意圖。
[0018]圖3是示意地示出第I實施方式的整個半導(dǎo)體裝置的平面示意圖。
[0019]圖4是第I實施方式的半導(dǎo)體裝置的剖面示意圖、平面示意圖以及不采用本發(fā)明的情況下的剖面示意圖。
[0020]圖5是第I實施方式的半導(dǎo)體裝置的剖面示意圖、平面示意圖以及不采用本發(fā)明的情況下的剖面示意圖。
[0021]圖6是關(guān)于SBD內(nèi)置MOSFET的構(gòu)件單元示出通過器件仿真計算回流狀態(tài)下的電流電壓特性的結(jié)果的圖。
[0022]圖7是沒有內(nèi)置SBD的MOSFET的構(gòu)件單元的剖面示意圖。
[0023]圖8是示出驗證第I實施方式的效果的仿真結(jié)果的圖。
[0024]圖9是第2實施方式的半導(dǎo)體裝置的剖面示意圖以及平面示意圖。
[0025]圖10是第2實施方式的半導(dǎo)體裝置的剖面示意圖以及平面示意圖。
[0026]圖11是第3實施方式的半導(dǎo)體裝置的剖面示意圖以及平面示意圖。
[0027]圖12是第3實施方式的半導(dǎo)體裝置的剖面示意圖以及平面示意圖。
[0028]圖13是第4實施方式的半導(dǎo)體裝置的剖面示意圖。
[0029]圖14是示意地示出內(nèi)置電流傳感器的整個半導(dǎo)體裝置的平面示意圖。
[0030]圖15是第5實施方式的半導(dǎo)體裝置的剖面示意圖。
[0031]圖16是第5實施方式的半導(dǎo)體裝置的剖面示意圖。
[0032]圖17是第5實施方式的半導(dǎo)體裝置的剖面示意圖。
[0033]圖18是第6實施方式的半導(dǎo)體裝置的剖面示意圖。
[0034]圖19是第6實施方式的半導(dǎo)體裝置的剖面示意圖。
[0035]圖20是第6實施方式的半導(dǎo)體裝置的剖面示意圖。
[0036]圖21是第7實施方式的半導(dǎo)體裝置的剖面示意圖。
[0037]圖22是第7實施方式的半導(dǎo)體裝置的剖面示意圖。
[0038]圖23是第7實施方式的半導(dǎo)體裝置的剖面示意圖。
[0039]圖24是關(guān)于變形例的半導(dǎo)體裝置的剖面示意圖。
[0040]圖25是第8實施方式的半導(dǎo)體裝置的剖面示意圖。
[0041]圖26是第8實施方式的半導(dǎo)體裝置的剖面示意圖。
[0042]符號說明
[0043]10基板；20漂移層；21第2間隔區(qū)域；22第I間隔區(qū)域；23、23a第3間隔區(qū)域；30阱區(qū)；31、31A、31B寬阱區(qū)；33a、33b、33c輔助區(qū)域；35第I阱接觸區(qū)域；36第2阱接觸區(qū)域；37JTE區(qū)域；40源極區(qū)域；50柵極絕緣膜；52、52C場絕緣膜；55、55A、55B層間絕緣膜；60、60A、60B、60C、82柵極電極；70歐姆電極；71背面歐姆電極；75肖特基電極；80、80A、80B源極電極；81傳感器電極；85漏極電極；91阱接觸孔；92SBD接觸孔；95柵極接觸孔；100D、100EU00F高濃度區(qū)域
【具體實施方式】
[0044]以下，參照【附圖說明】實施方式。在以下的實施方式中，作為半導(dǎo)體裝置的一個例子使用碳化硅(SiC)半導(dǎo)體裝置，特別是，以將第I導(dǎo)電類型設(shè)為η型、將第2導(dǎo)電類型設(shè)為P型的η溝道碳化硅MOSFET為例來說明。
[0045]<第I實施方式>
[0046]〈構(gòu)成〉
[0047]首先，說明第I實施方式的半導(dǎo)體裝置的構(gòu)成。圖1是在活性區(qū)域中配置的SBD內(nèi)置MOSFET的構(gòu)件單元的剖面示意圖。圖2是從上方觀察圖1所示的SBD內(nèi)置MOSFET的構(gòu)件單元的圖，透過圖1的電極以及絕緣膜等，僅表現(xiàn)了形成有半導(dǎo)體層的區(qū)域。
[0048]如圖1所示，在半導(dǎo)體裝置中，在具有4Η的多晶形的、由η型(第I導(dǎo)電類型)并且低電阻的碳化硅構(gòu)成的基板10的第I主面上，形成了由η型(第I導(dǎo)電類型)的碳化硅構(gòu)成的漂移層20。
[0049]在圖1以及圖2中，由碳化硅構(gòu)成的基板10的第I主面的面方位為(0001)面，相對于c軸方向傾斜了 4°。
[0050]漂移層20是第I雜質(zhì)濃度的η型(第I導(dǎo)電類型)半導(dǎo)體層。在漂移層20的表層側(cè)，相互間隔地形成有多個含有作為P型(第2導(dǎo)電類型)的雜質(zhì)的鋁(Al)的P型(第2導(dǎo)電類型)的阱區(qū)30。阱區(qū)30的P型(第2導(dǎo)電類型)的雜質(zhì)濃度設(shè)為第2雜質(zhì)濃度。
[0051]圖1所示的阱區(qū)30在構(gòu)件單元內(nèi)的剖視圖中，在兩處相互間隔地形成。將各阱區(qū)30間隔的區(qū)域是被稱為第2間隔區(qū)域21的η型(第I導(dǎo)電類型)的區(qū)域。第2間隔區(qū)域21是形成于漂移層20的表層部的區(qū)域，設(shè)為在深度方向上從漂移層20的表面到與阱區(qū)30的深度相同的深度的區(qū)域。
[0052]另一方面，在各阱區(qū)30內(nèi)，形成有從各阱區(qū)30表層向深度方向貫通地形成了的第I導(dǎo)電類型的第I間隔區(qū)域22。第I間隔區(qū)域22是位于后述的肖特基電極75的正下方的區(qū)域。
[0053]在阱區(qū)30的表層側(cè)，部分地形成了含有作為η型(第I導(dǎo)電類型)的雜質(zhì)的氮(N)的η型(第I導(dǎo)電類型)的源極區(qū)域40。源極區(qū)域40比阱區(qū)30的深度更淺地形成。源極區(qū)域40在俯視時夾著第I間隔區(qū)域22地形成。
[0054]另外，在漂移層20的表層側(cè)，期望的是，在源極區(qū)域40與第I間隔區(qū)域22之間被夾著的阱區(qū)30上，形成了含有作為P型(第2導(dǎo)電類型)的雜質(zhì)的鋁(Al)的P型(第2導(dǎo)電類型)的第I阱接觸區(qū)域35。
[0055]另外，跨第2間隔區(qū)域21的表面、阱區(qū)30的表面與源極區(qū)域40的一部分的表面地，形成了由氧化硅構(gòu)成的柵極絕緣膜50。
[0056]進而，在柵極絕緣膜50的表面，以與第2間隔區(qū)域21、阱區(qū)30和源極區(qū)域40的端部對置的方式，形成了柵極電極60。此外，將阱區(qū)30中的、被第2間隔區(qū)域21與源極區(qū)域40夾著并且隔著柵極絕緣膜50與柵極電極60對置并且在導(dǎo)通動作時形成反轉(zhuǎn)層的區(qū)域稱為溝道區(qū)域。
[0057]在柵極絕緣膜50上，以覆蓋柵極電極60的方式，形成了由氧化硅構(gòu)成的層間絕緣膜55。在源極區(qū)域40中的、未被柵極絕緣膜50覆蓋的區(qū)域的表面以及第I阱接觸區(qū)域35中的、與源極區(qū)域40相接的一側(cè)的一部分的表面，形成了用于降低與碳化硅的接觸電阻的源極側(cè)的歐姆電極70。此外，阱區(qū)30能夠經(jīng)由