三維存儲器的互連的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明大體上涉及半導(dǎo)體存儲器設(shè)備及其形成方法，且更特定地說，本發(fā)明涉及 用于三維（3D)存儲器的互連的設(shè)備及方法。
【背景技術(shù)】
[0002] 存儲器裝置通常用作計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多 不同類型的存儲器，包含隨機(jī)存取存儲器（RAM)、只讀存儲器（R0M)、動態(tài)隨機(jī)存取存儲器 (DRAM)、同步動態(tài)隨機(jī)存取存儲器（SDRAM)、電阻存儲器（例如RRAM)及閃速存儲器等等。
[0003] 存儲器裝置用作廣泛范圍的電子應(yīng)用的易失性及非易失性數(shù)據(jù)存儲裝置。閃速 存儲器通常使用允許高存儲器密度、高可靠性及低功耗的單晶體管存儲器單元。可在（例 如）個人計(jì)算機(jī)、便攜式存儲器棒、固態(tài)硬盤（SSD)、數(shù)碼相機(jī)、蜂窩電話、便攜式音樂播放 器（例如MP3播放器）、電影播放器及其它電子裝置中使用非易失性存儲器。
[0004] 存儲器裝置可包括可布置成各種二維或三維配置的存儲器單元的存儲器陣列。耦 合到存儲器陣列的關(guān)聯(lián)電路可布置成（例如）實(shí)質(zhì)上平面配置且可經(jīng)由互連而耦合到存儲 器單元。歸因于電容耦合及其它問題，3D NAND的縮放可有問題。
【附圖說明】
[0005] 圖1A到C是說明來自3D存儲器陣列的現(xiàn)有技術(shù)互連的框圖。
[0006] 圖2是現(xiàn)有技術(shù)3D存儲器陣列的部分的透視圖。
[0007] 圖3A到D是說明根據(jù)本發(fā)明的數(shù)個實(shí)施例的來自3D存儲器陣列的互連的框圖。
[0008] 圖4是根據(jù)本發(fā)明的數(shù)個實(shí)施例的具有互連的3D存儲器陣列的部分的透視圖。
[0009] 圖5是說明根據(jù)本發(fā)明的數(shù)個實(shí)施例的用于3D存儲器陣列的互連的示意圖。
[0010] 圖6是說明與根據(jù)本發(fā)明的數(shù)個實(shí)施例而操作的3D存儲器裝置的互連相關(guān)聯(lián)的 操作信號的時序圖。
[0011] 圖7是根據(jù)本發(fā)明的數(shù)個實(shí)施例的呈包含至少一個3D存儲器陣列的計(jì)算系統(tǒng)的 形式的設(shè)備的框圖。
【具體實(shí)施方式】
[0012] 本發(fā)明提供用于三維（3D)存儲器的互連的設(shè)備及方法。一種實(shí)例設(shè)備可包含材 料堆疊，所述材料堆疊包含多個材料對，每一材料對包含形成于絕緣材料上方的導(dǎo)電線。所 述材料堆疊具有形成于在第一方向上延伸的一個邊緣處的階梯結(jié)構(gòu)。每一階梯包含所述材 料對中的一者。第一互連耦合到階梯的所述導(dǎo)電線，所述第一互連在實(shí)質(zhì)上垂直于所述階 梯的第一表面的第二方向上延伸。
[0013] 在本發(fā)明的以下詳細(xì)描述中，參考形成本發(fā)明的部分的附圖，且在附圖中作為說 明而展示可如何實(shí)踐本發(fā)明的一或多個實(shí)施例。這些實(shí)施例經(jīng)足夠詳細(xì)地描述以使所屬領(lǐng) 域的一般技術(shù)人員能夠?qū)嵺`本發(fā)明的所述實(shí)施例，且應(yīng)理解，在不脫離本發(fā)明的范圍的情 況下可利用其它實(shí)施例且可作出過程、電及/或結(jié)構(gòu)改變。
[0014] 本文中的圖遵循編號慣例，其中首位或前幾位數(shù)字對應(yīng)于圖式編號且剩余數(shù)字識 別圖式中的元件或組件?？赏ㄟ^使用類似數(shù)字而識別不同圖之間的類似元件或組件。應(yīng)了 解，本文中的各種實(shí)施例中所展示的元件可經(jīng)添加、交換及/或消除以便提供本發(fā)明的數(shù) 個額外實(shí)施例。此外，圖中所提供的元件的比例及相對尺度打算說明本發(fā)明的各種實(shí)施例 且并不用于限制意義。
[0015] 如本文中所使用，術(shù)語"實(shí)質(zhì)上"意指特性無需為絕對的，而是足夠接近以便實(shí)現(xiàn) 特性的優(yōu)點(diǎn)。例如，"實(shí)質(zhì)上平行"并不限于絕對平行性，且可包含打算為平行的但歸因于制 造限制而可能不會正好平行的定向。例如，"實(shí)質(zhì)上平行"特征與平行定向的接近程度至少 大于與垂直定向的接近程度，且大體上形成為偏離平行數(shù)度。類似地，"實(shí)質(zhì)上垂直"并不限 于絕對垂直性，且可包含打算為平行的但歸因于制造限制而可能不會正好垂直的定向。例 如，"實(shí)質(zhì)上垂直"特征與垂直定向的接近程度至少大于與平行定向的接近程度，例如偏離 垂直數(shù)度。
[0016] 只為了便于使各種特征的命名彼此區(qū)分，可在本文中及/或在權(quán)利要求書中使用 術(shù)語"第一"、"第二"、"第三"及"第四"。此類術(shù)語的使用未必暗示材料具有不同組合物，而 是有時用于區(qū)別在不同高度處、在不同時間或以不同方式所形成的材料，即使其具有相同 組合物也如此。此類術(shù)語的使用并非打算傳達(dá)特征的特定排序，包含（但不限于）形成順 序。
[0017] 3D NAND存儲器可使用階梯結(jié)構(gòu)以使導(dǎo)電線堆疊中的相應(yīng)導(dǎo)電線各自可為垂直于 所述導(dǎo)電線而定向的互連所接達(dá)。然而，隨著導(dǎo)電線堆疊中的導(dǎo)電線的數(shù)量增加，到互連的 過渡可變得更具挑戰(zhàn)性，這是因?yàn)榇趯?dǎo)電線堆疊的寬度內(nèi)完成的互連的數(shù)量也增加。因 此，3D NAND存儲器的縮放可由此受到限制。將導(dǎo)電線及/或互連布置成彼此更緊密地接近 還會增加電容耦合，這也可限制3D NAND存儲器的縮放。因而，可由用于本發(fā)明的3D存儲 器的互連的設(shè)備及方法改善3D NAND存儲器的縮放。
[0018] 圖1A到C是說明來自3D存儲器陣列的現(xiàn)有技術(shù)互連的框圖。例如，圖1A是材料 堆疊106的側(cè)視圖（在X-Z平面中），圖1B是材料堆疊106的俯視圖（在X-Y平面中），且 圖1C是材料堆疊106的端視圖（在Y-Z平面中）。由圖1A中的剖切線BB展示由圖1B提 供的視圖，且由圖1A中的剖切線CC展示由圖1C提供的視圖。
[0019] 圖1A展示材料堆疊106的橫截面?zhèn)纫晥D。材料堆疊106包含多個材料對101，每 一材料對101包含形成于絕緣材料上方的導(dǎo)電線105。所述絕緣材料未在圖1A中明確地 展示，但位于每一導(dǎo)電線105下方，例如（例如）位于圖1A所展示的導(dǎo)電線之間的間隙中。 材料堆疊106具有形成于邊緣處的階梯結(jié)構(gòu)111。導(dǎo)電線105的方向107在圖1A中被展示 為對應(yīng)于導(dǎo)電線105的最長尺寸的方向。
[0020] 垂直互連112 (例如通孔）耦合到階梯的導(dǎo)電線105。垂直互連112在實(shí)質(zhì)上垂直 于階梯的導(dǎo)電線105的頂部表面的方向上延伸。在此實(shí)例中，105的頂部表面位于X-Y平面 中，且垂直互連112是在Z方向上?；ミB114耦合到垂直互連112?；ミB114可為導(dǎo)電材 料，例如（例如）金屬?；ミB114的方向109是對應(yīng)于互連114的最長尺寸的方向。如圖 1A所展示，互連114的方向109是在與導(dǎo)電線105的方向107相同的方向上，例如，在此實(shí) 例中為X方向。在平行于其中定向?qū)щ娋€105的平面的平面（例如，在此實(shí)例中為Y-Y平 面）中定向互連114。
[0021] 圖1B展示材料堆疊106的俯視圖。材料堆疊106的寬度在圖1B中被指示為WM。 階梯結(jié)構(gòu)111包含在圖1B中被指示為PV的數(shù)個階梯。圖1A到C所展示的階梯結(jié)構(gòu)111 包含4個階梯?；ミB114之間的間距在圖1B中被指示為P M。，其限于小于（例如）WmAV。 隨著導(dǎo)電線105的數(shù)量增加，rv增加，這對于給定（例如恒定）造成PM。減小。圖1C是 材料堆疊106的橫截面端視圖。
[0022] 圖2是現(xiàn)有技術(shù)3D存儲器陣列200的部分的透視圖。存儲器陣列200可包括（例 如）NAND閃速存儲器陣列。存儲器陣列200包含正交于數(shù)個導(dǎo)電線（例如存取線205及/ 或數(shù)據(jù)線202)而定向的串聯(lián)耦合的存儲器單元203的數(shù)個垂直串。如本文中所使用，A"耦 合到" B是指A及B操作地耦合在一起，例如其中A及B (例如）通過直接歐姆連接或通過 間接連接而彼此電連接。
[0023] 3D存儲器陣列200可包含具有多個材料對的材料堆疊206,每一對包含形成于絕 緣材料上方的導(dǎo)電線205。為清楚起見，從圖2省略各種導(dǎo)電線之間的絕緣材料。
[0024] 此外，3D存儲器陣列200可在串聯(lián)耦合的存儲器單元203的垂直串的兩端上包含 第一選擇柵極線208 (耦合到第一選擇柵極）及第二選擇柵極線210 (耦合到第二選擇柵 極）。第一選擇柵極線208(例如漏極選擇柵極（SGD)線）可布置于串聯(lián)耦合的存儲器單元 203的數(shù)個垂直串的第一端處，且第二選擇柵極線210 (例如源極選擇柵極（SGS)線）可布 置于串聯(lián)耦合的存儲器單元203的所述垂直串的第二端（例如相對端）處。3D存儲器陣列 200還可包含一或多個源極線204。
[0025] 材料堆疊206及（任選地）選擇柵極線208/210可具有形成于其邊緣處的階梯結(jié) 構(gòu)111。垂直互連212(例如通孔）耦合到階梯的導(dǎo)電線205或選擇柵極線208/210。垂直 互連212在實(shí)質(zhì)上垂直于所述階梯的頂部表面的方向上延伸?；ミB214耦合到垂直互連 212?；ミB214相較于圖2所展示的情況可進(jìn)一步延伸。
[0026] 圖3A到D是說明根據(jù)本發(fā)明的數(shù)個實(shí)施例的來自3D存儲器陣列的互連的框圖。 例如，圖3A是材料堆疊306的側(cè)視圖（在X-Z平面中），圖3B是材料堆疊306的俯視圖 (在X-Y平面中），且圖3D是材料堆疊306的端視圖（在Y-Z平面中）。圖3C是材料堆疊 306下方的俯視圖（在X-Y平面中）。由圖3A中的剖切線BB展示由圖3B提供的視圖，由 圖3A中的剖切線CC展示由圖3C提供的視圖，且由圖3A中的剖切線DD展示由圖3D提供 的視圖。
[0027] 圖3A展示材料堆疊306的橫截面?zhèn)纫晥D。材料堆疊306可包含多個材料對301， 每一材料對301包含形成于絕緣材料上方的導(dǎo)電線305。所述絕緣材料未在圖3A中明確地 展示，但可位于每一導(dǎo)電線305下方，例如（例如）位于圖3A所展示的導(dǎo)電線之間的間隙 中。導(dǎo)電線305可經(jīng)形成以具有寬的寬度部分327及窄的寬度部分332,如關(guān)于圖3B進(jìn)一 步所展示及討論。
[0028] 材料堆疊306可具有形成于至少一個邊緣上的階梯結(jié)構(gòu)311。每一階梯包含材料 對中的一者，其經(jīng)布置使得其導(dǎo)電線305可為互連所接達(dá)。圖3A所展示的導(dǎo)電線305的方 向與針對圖1A所展示的導(dǎo)電線105所指示的方向107 (例如X方向）相同。
[0029] 遞升（例如垂直）互連336 (例如通孔）可耦合到相應(yīng)階梯的導(dǎo)電線305。遞升互 連336可在實(shí)質(zhì)上垂直于階梯的導(dǎo)電線305的頂部表面326的