亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

半導(dǎo)體器件的制作方法

文檔序號(hào):9351541閱讀:245來源:國知局
半導(dǎo)體器件的制作方法
【專利說明】半導(dǎo)體器件
[0001]本申請(qǐng)是申請(qǐng)?zhí)枮?01010227707.8、申請(qǐng)日為2010年7月8日(優(yōu)先權(quán)日為2009年7月24日)、發(fā)明名稱為“半導(dǎo)體器件”的發(fā)明專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種半導(dǎo)體器件,特別涉及一種適用于IXD(Liquid CrystalDisplay:液晶顯示器件)用驅(qū)動(dòng)器所使用的半導(dǎo)體器件的有效技術(shù)。
【背景技術(shù)】
[0003]在日本特開2006?210607號(hào)公報(bào)(專利文獻(xiàn)I)中記載了可縮小芯片尺寸的技術(shù)。具體內(nèi)容是將緩沖器集中配置在與各個(gè)墊片保持有一定距離的區(qū)域。所述區(qū)域是主區(qū)域中除了中央處理器、非易失性存儲(chǔ)器以及易失性存儲(chǔ)器的形成區(qū)域以外的區(qū)域。由于需要寬大面積的緩沖器未被設(shè)置在墊片周邊部,所以能夠縮小墊片間的間隔以及墊片和內(nèi)部電路(例如中央處理)間的間隔。由此可縮小芯片尺寸。
[0004]在日本特開2007?103848號(hào)公報(bào)(專利文獻(xiàn)2)中記載有可縮小半導(dǎo)體芯片尺寸的技術(shù)。具體地說就是,首先,在絕緣膜上形成墊片及墊片以外的布線。再在包括所述墊片和布線上的絕緣膜上形成表面保護(hù)膜,并在表面保護(hù)膜設(shè)置開口部。在墊片上形成開口部,并使墊片的表面露出。在包括所述開口部的表面保護(hù)膜上形成突起電極。從結(jié)構(gòu)來說是墊片的大小充分地小于突起電極的結(jié)構(gòu)。由此將布線配置在與墊片在同一層的突起電極的正下方。也就是說,將布線配置在通過縮小墊片而形成的突起電極下的空間內(nèi)。
[0005]專利文獻(xiàn)1:日本特開2006?210607號(hào)公報(bào)
[0006]專利文獻(xiàn)2:日本特開2007?103848號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0007]近年來,由將液晶用于顯示元件而構(gòu)成的IXD正飛速普及。所述IXD由用于驅(qū)動(dòng)IXD的驅(qū)動(dòng)器控制。IXD驅(qū)動(dòng)器由半導(dǎo)體芯片構(gòu)成,如安裝在玻璃基板上。構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片具有在半導(dǎo)體襯底上形成多個(gè)晶體管和多層布線的結(jié)構(gòu),并在表面形成有突起電極。通過形成于表面的突起電極將半導(dǎo)體芯片安裝在玻璃基板上。
[0008]構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片呈具有短邊和長邊的矩形形狀,多個(gè)
[0009]突起電極沿半導(dǎo)體芯片的長邊方向配置。例如,在一對(duì)長邊中的第一長邊上,沿第一長邊呈直線狀配置輸入用突起電極;在與第一長邊相向的第二長邊上,沿第二長邊呈交錯(cuò)狀配置輸出用突起電極。也就是說,具有以下特征:在構(gòu)成LCD驅(qū)動(dòng)器的半導(dǎo)體芯片中,輸出用突起電極的數(shù)量比輸入用突起電極的數(shù)量多。這是由于輸入用突起電極主要用于輸入串行數(shù)據(jù),而輸出用突起電極主要用于輸出已被LCD驅(qū)動(dòng)器轉(zhuǎn)換的并行數(shù)據(jù)的緣故。
[0010]隨著半導(dǎo)體元件的細(xì)微化,構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片的小型化也在不斷深入。但是,在構(gòu)成LCD驅(qū)動(dòng)器的半導(dǎo)體芯片中,長邊方向的長度受突起電極數(shù)量的影響很大。也就是說,在液晶顯示器件中,由于LCD驅(qū)動(dòng)器的輸出用突起電極的數(shù)量大致已經(jīng)定好而無法再減少,所以縮短構(gòu)成LCD驅(qū)動(dòng)器的半導(dǎo)體芯片的長邊的長度日趨困難。換句話說就是,在構(gòu)成LCD驅(qū)動(dòng)器的半導(dǎo)體芯片的長邊需要形成一定數(shù)量的輸出用突起電極,而且,突起電極間的距離也已被縮小到再也不能縮小的程度。因此,已經(jīng)很難再將半導(dǎo)體芯片的長邊方向縮小了。
[0011]本發(fā)明的目的在于:縮小半導(dǎo)體芯片的芯片尺寸。
[0012]本發(fā)明的所述內(nèi)容及所述內(nèi)容以外的目的和新特征在本說明書的描述及【附圖說明】中寫明。
[0013]下面簡要說明關(guān)于本專利申請(qǐng)書中所公開的發(fā)明中具有代表性的實(shí)施方式的概要。
[0014]所述多個(gè)第一突起電極沿所述半導(dǎo)體芯片的第一長邊配置,而且,和與所述第一長邊相向的第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上。
[0015]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括具有一對(duì)短邊和一對(duì)長邊的矩形形狀的半導(dǎo)體芯片。所述半導(dǎo)體芯片具有:(a)多個(gè)第一突起電極,所述多個(gè)第一突起電極沿所述半導(dǎo)體芯片的第一長邊配置,而且,和與所述第一長邊相向的第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)形成在所述半導(dǎo)體芯片上的內(nèi)部電路;(C)多個(gè)第一靜電保護(hù)電路,所述多個(gè)第一靜電保護(hù)電路保護(hù)所述內(nèi)部電路免遭靜電破壞,且與所述多個(gè)第一突起電極電連接。此時(shí),與所述多個(gè)第一突起電極中的一部分第一突起電極電連接的所述多個(gè)第一靜電保護(hù)電路中的一部分第一靜電保護(hù)電路,配置在與所述一部分第一突起電極平面重合的位置;與所述多個(gè)第一突起電極中的其他第一突起電極電連接的所述多個(gè)第一靜電保護(hù)電路中的其他第一靜電保護(hù)電路,配置在不與所述其他第一突起電極的位置平面重合的位置上。
[0016]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括具有一對(duì)短邊和一對(duì)長邊的矩形形狀的半導(dǎo)體芯片。所述半導(dǎo)體芯片具有:(a)多個(gè)第一突起電極,所述多個(gè)第一突起電極沿所述半導(dǎo)體芯片的第一長邊配置,而且,和與所述第一長邊相向的第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)形成在所述半導(dǎo)體芯片上的內(nèi)部電路;(C)多個(gè)第一靜電保護(hù)電路,所述多個(gè)第一靜電保護(hù)電路保護(hù)所述內(nèi)部電路免遭靜電破壞,且與所述多個(gè)第一突起電極電連接。此時(shí),所述多個(gè)第一靜電保護(hù)電路配置在不與所述多個(gè)第一突起電極平面重合的位置上。
[0017]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括具有第一短邊、與所述第一短邊相向的第二短邊、第一長邊以及與所述第一長邊相向的第二長邊的矩形形狀的半導(dǎo)體芯片。所述半導(dǎo)體芯片具有:(a)第一突起電極和第二突起電極,所述第一突起電極和所述第二突起電極沿所述半導(dǎo)體芯片的所述第一長邊配置,而且,與所述第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)夾著絕緣膜配置在與所述第一突起電極和所述第二突起電極平面重合的位置上的最上層布線;(C)為了與所述第一突起電極連接而在所述絕緣膜中形成的第一開口部;(d)為了與所述第二突起電極連接而在所述絕緣膜中形成的第二開口部。此時(shí),在沿著所述第一短邊與所述第二短邊的方向上,對(duì)于所述第一突起電極的所述第一開口部的形成位置和對(duì)于所述第二突起電極的所述第二開口部的形成位置不同。
[0018]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括具有一對(duì)短邊和一對(duì)長邊的矩形形狀的半導(dǎo)體芯片。所述半導(dǎo)體芯片具有:(a)第一突起電極和第二突起電極,所述第一突起電極和第二突起電極沿所述半導(dǎo)體芯片的第一長邊配置,而且,和與所述第一長邊相向的第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)夾著絕緣膜配置在與所述第一突起電極和所述第二突起電極平面重合的位置上的最上層布線;(C)為了與所述第一突起電極連接而形成在所述絕緣膜中的第一開口部;(d)為了與所述第一突起電極連接而形成在所述絕緣膜中的第二開口部。此時(shí),所述最上層布線包括第一最上層布線和第二最上層布線,所述第一最上層布線經(jīng)由所述第一開口部與所述第一突起電極連接;所述第二最上層布線經(jīng)由所述第二開口部與所述第一突起電極連接,并且與所述第一最上層布線不同;所述第一開口部和所述第二開口部在所述第一突起電極的不同位置進(jìn)行連接。
[0019]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括具有第一短邊、與所述第一短邊相向的第二短邊、第一長邊以及與所述第一長邊相向的第二長邊的矩形形狀的半導(dǎo)體芯片。所述半導(dǎo)體芯片具有:(a)第一突起電極,所述第一突起電極沿所述半導(dǎo)體芯片的所述第一長邊配置,而且,和與所述第一長邊相向的所述第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)形成在所述半導(dǎo)體芯片上的內(nèi)部電路;(c)保護(hù)所述內(nèi)部電路免遭靜電破壞,且與所述第一突起電極電連接的第一靜電保護(hù)電路。此時(shí),所述內(nèi)部電路配置在與所述第一突起電極平面重合的位置上;所述第一靜電保護(hù)電路配置在與所述第一突起電極不為平面重合的位置上。
[0020]具有代表性的實(shí)施方式中的半導(dǎo)體器件,包括矩形形狀的半導(dǎo)體芯片,所述矩形形狀的半導(dǎo)體芯片具有第一短邊、與所述第一短邊相向的第二短邊、第一長邊以及與所述第一長邊相向的第二長邊。所述半導(dǎo)體芯片具有:(a)第一突起電極,所述第一突起電極沿所述半導(dǎo)體芯片的所述第一長邊配置,而且,和與所述第一長邊相向的所述第二長邊相比,配置在更靠近所述第一長邊一側(cè)的位置上;(b)形成在所述半導(dǎo)體芯片上的內(nèi)部電路;(C)保護(hù)所述內(nèi)部電路免遭靜電破壞,且與所述第一突起電極電連接的第一靜電保護(hù)電路。此時(shí),所述第一靜電保護(hù)電路配置在與所述第一突起電極不為平面重合的位置上;在與所述第一突起電極平面重合的位置上有多條布線通過。
[0021]下面簡要說明關(guān)于本專利申請(qǐng)書中所公開的發(fā)明中根據(jù)具有代表性的實(shí)施方式所得到的效果。
[0022]可縮小半導(dǎo)體芯片的芯片尺寸。
【附圖說明】
[0023]圖1為構(gòu)成一般的IXD驅(qū)動(dòng)器的半導(dǎo)體芯片的構(gòu)成圖。
[0024]圖2為一例輸入保護(hù)電路的電路框圖。
[0025]圖3為另一例輸入保護(hù)電路的電路框圖。
[0026]圖4為本發(fā)明的實(shí)施方式I中構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片的構(gòu)成圖。
[0027]圖5為將構(gòu)成一般的IXD驅(qū)動(dòng)器的半導(dǎo)體芯片長邊附近區(qū)域放大后的圖。
[0028]圖6為將實(shí)施方式I中IXD驅(qū)動(dòng)器即半導(dǎo)體芯片的輸入用突起電極一側(cè)的長邊附近區(qū)域放大后的圖。
[0029]圖7為實(shí)施方式2中構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片的構(gòu)成圖。
[0030]圖8為說明實(shí)施方式3中第一改進(jìn)點(diǎn)的圖。
[0031]圖9為說明實(shí)施方式3中第二改進(jìn)點(diǎn)的圖。
[0032]圖10為說明實(shí)施方式3中第三改進(jìn)點(diǎn)的圖。
[0033]圖11為采用了實(shí)施方式3中第一到第三改進(jìn)點(diǎn)的布線配置方案例圖。
[0034]圖12為實(shí)施方式4中構(gòu)成IXD驅(qū)動(dòng)器的半導(dǎo)體芯片的放大圖。
[0035]圖13為實(shí)施方式5中的一個(gè)輸入用突起電極的圖。
[0036]圖14為沿圖13的A?A線剖開的剖面圖。
[0037]圖15為實(shí)施方式5中的一個(gè)輸入用突起電極的圖。
[0038]圖16為沿圖15的A?A線剖開的剖面圖。
[0039]圖17為實(shí)施方式6中的半導(dǎo)體器件的制造工序的剖面圖。
[0040]圖18為接著圖17所示的半導(dǎo)體器件制造工序的剖面圖。
[0041]圖19為接著圖18所示的半導(dǎo)體器件制造工序的剖面圖。
[0042]圖20為接著圖19所示的半導(dǎo)體器件制造工序的剖面圖。
[0043]圖21為IXD器件(液晶顯示器件)的整體構(gòu)成的圖。
[0044]圖22為將實(shí)施方式7中IXD驅(qū)動(dòng)器即半導(dǎo)體芯片的輸出用突起電極一側(cè)的長邊附近區(qū)域放大后的圖。
[0045]圖23為實(shí)施方式8的剖面圖,即沿圖13的A?A線剖開的剖面圖。
[0046]符號(hào)說明
[0047]I控制部
[0048]IS半導(dǎo)體襯底
[0049]2aSRAM
[0050]2bSRAM
[0051]2cSRAM
[0052]3輸入保護(hù)電路
[0053]3a輸入保護(hù)電路
[0054]3b輸入保護(hù)電路
[0055]3c輸入保護(hù)電路
[0056]3A輸入保護(hù)電路
[0057]3B輸入保護(hù)電路
[0058]4輸出保護(hù)電路
[0059]10玻璃基板
[0060]1a 電極
[0061]11玻璃基板
[0062]12絕緣層
[0063]13金屬粒子
[0064]14顯示部
[0065]15液晶顯示器件
[0066]A 端子
[0067]ACF各向異性導(dǎo)電薄膜
[0068]a 長度
[0069]b 長度
[0070]C 相機(jī)
[0071]CHPl半導(dǎo)體芯片
[0072]CHP2半導(dǎo)體芯片
[0073]CIL接觸層間絕緣膜
[0074]CNTl 開口部
[0075]CNTla 開口部
[0076]CNTlb 開口部
[0077]CNT2 開口部
[0078]CNT2a 開口部
[0079]CNT2b 開口部
[0080]CNT3 開口部
[0081]CNT3a 開口部
[0082]CNT3b 開口部
[0083]CNT4a 開口部
[0084]CNT4b 開口部
[0085]CNT5 開口部
[0086]CNT6 開口部
[0087]CNT7 開口部
[0088]CS硅化鈷膜
[0089]Dl 二極管
[0090]D2 二極管
[0091]DP虛設(shè)圖案
[0092]EXl淺η型雜質(zhì)擴(kuò)散區(qū)域
[0093]ΕΧ2淺P型雜質(zhì)擴(kuò)散區(qū)域
[0094]FPC柔性印刷基板
[0095]Gl柵電極
[0096]G2柵電極
[0097]GOX柵極絕緣膜
[0098]IBMP輸入用突起電極
[0099]IBMPl輸入用突起電極
[0100]ΙΒΜΡ2輸入用突起電極
[0101]ΙΒΜΡ3輸入用突起電極
[0102]ΙΒΜΡ4輸入用突起電極
[0103]ΙΒΜΡ5輸入用突起電極
[0104]ILl層間絕緣膜
[0105]IL2層間絕緣膜
[0106]IL3層間絕緣膜
[0107]IL4層間絕緣膜
[0108]IL5層間絕緣膜
[0109]IU內(nèi)部電路
[0110]LI第一層布線
[0111]L2第二層布線
[0112]L3第三層布線
[0113]L4第四層布線
[0114]LSl 長邊
[0115]LS2 長邊
[0116]NR深η型雜質(zhì)擴(kuò)散區(qū)域
[0117]NWL η 型阱
[0118]OBMP輸出用突起電極
[0119]OBMPl輸出用突起電極
[0120]0ΒΜΡ2輸出用突起電極
[0121]PF多晶硅膜
[0122]PLGl 柱塞
[0123]PLG2 柱塞
[0124]PLG3 柱塞
[0125]PLG4 柱塞
[0126]PLG5 柱塞
[0127]PR深P型雜質(zhì)擴(kuò)散區(qū)域
[0128]PWL P 型阱
[0129]Ql η 溝道型 MISFET
[0130]Q2 P 溝道型 MISFET
[0131]SSl 短邊
[0132]SS2 短邊
[0133]STI元件隔離區(qū)域
[0134]Sff 側(cè)壁
[0135]TMl最上層布線
[0136]TMla最上層布線
[0137]TMlb最上層布線
[0138]ΤΜ2最上層布線
[0139]TM2a最上層布線
[0140]TM2b最上層布線
[0141]TM3最上層布線
[0142]TM3a最上層布線
[0143]TM3b最上層布線
[0144]TM4最上層布線
[0145]TM5最上層布線
[0146]TM6最上層布線
[0147]TM7最上層布線(Vss)
[0148]TM8最上層布線(Vcc)
[0149]Trl η 溝道型 MISFET
[0150]Tr2 p 溝道型 MISFET
[0151]Vdd電源電位
[0152]Vss接地電位
[0153]Yl 距離
[0154]Y2 距離
【具體實(shí)施方式】
[0155]在以下實(shí)施方式中,為了便于敘述,在必要時(shí)有時(shí)將本專利申請(qǐng)書中的實(shí)施方式分幾個(gè)部分進(jìn)行說明,除了需要特別說明的以外,這些都不是彼此獨(dú)立且無關(guān)系的,而是與單一例子中的各部分或者其他部分詳細(xì)內(nèi)容及一部分或全部的變形例等相互關(guān)聯(lián)的。
[0156]此外,在以下實(shí)施方式中提及要素?cái)?shù)等(包括個(gè)數(shù)、數(shù)值、量、范圍等)時(shí),除了特別說明及原理上已經(jīng)明確限定了特定的數(shù)量等除外,所述的特定數(shù)并非指固定的數(shù)量,而是可大于等于該特定數(shù)或可小于等于該特定數(shù)。
[0157]而且,在以下實(shí)施方式中,除了特別說明及原理上已經(jīng)明確了是必要時(shí)除外,所述的構(gòu)成要素(包括要素步驟等)也并非是必須的要素。同樣地,在以下實(shí)施方式中提及的構(gòu)成要素等的形狀、位置關(guān)系等時(shí),除了特別說明時(shí)及原理上已經(jīng)明確了并非如此時(shí),實(shí)質(zhì)上包括與前述形狀等相近或者類似的。同理,前述的數(shù)值及范圍也同樣包括與其相近的。
[0158]為了說明實(shí)施方式的所有圖中,原則上對(duì)具有同一構(gòu)件采用同一符號(hào),并省略掉重復(fù)的說明
當(dāng)前第1頁1 2 3 4 5 6 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1