]進一步地，所述柵極絕緣層的厚度為1500?4000埃，該厚度范圍包括了其中的任何具體點值，例如1500埃、1800埃、2000埃、2200埃、2500埃、3000埃、3300埃、3500埃、3800?；蛘?000埃。
[0056]【半導體氧化物層-具體】進一步地，采用物理氣相沉積方法在所述柵極絕緣板上沉積所述半導體氧化物層，再依次利用黃光工藝和刻蝕工藝制得具有圖形的所述半導體氧化物層。
[0057]進一步地，所述半導體氧化物層為金屬氧化物層。
[0058]可選地，所述金屬氧化物層為ZnO層、In2O3層、IZO層或IGZO層中的一種或幾種。
[0059]優(yōu)選地，所述半導體氧化物層為IGZO層。
[0060]進一步地，所述半導體氧化物層的厚度為400?1500埃，該厚度范圍包括了其中的任何具體點值，例如400埃、500埃、700埃、900埃、1000埃、1200?；蛘?500埃。
[0061]【源漏極層-具體】進一步地，采用物理氣相沉積方法在所述半導體氧化物層上沉積所述源漏極層。
[0062]進一步地，在所述半導體氧化物層上沉積所述源漏極層時，首先沉積所述源漏極層的底層，再沉積所述源漏極層的頂層，使所述源漏極層形成具有兩層結構的復合層。
[0063]進一步地，所述復合層的底層為ZnO(Al)層，頂層為金屬材料。
[0064]可選地，所述源漏極層頂層的金屬材料為Al、Mo、Nd中的一種或幾種的混合物。
[0065]優(yōu)選地，所述金屬材料為Al/Mo。
[0066]進一步地，所述源漏極層的底層厚度為300?1000埃，該厚度范圍包括了其中的任何具體點值，例如300埃、400埃、500埃、600埃、700埃、800埃、900?；蛘?000埃，所述源漏極層的頂層厚度為1000?6000埃，該厚度范圍包括了其中的任何具體點值，例如1000埃、1500 埃、2000 埃、2500 埃、3000 埃、3500 埃、4000 埃、4500 埃、5000 埃、5500 ?；蛘?6000埃。
[0067]【形成刻蝕阻擋層】進一步地，沉積形成所述源漏極層的復合層后，針對所述源漏極層位于所述半導體氧化物層上方的部分和所述源漏極層的其他部分依次采用黃光工藝和刻蝕工藝進行處理，其中，所述源漏極層位于所述半導體氧化物層上方的部分在刻蝕后形成刻蝕阻擋層，所述刻蝕阻擋層的結構為所述源漏極層底層的結構。
[0068]【灰階光罩】進一步地，在利用黃光工藝處理所述源漏極層時，選用灰階光罩技術對所述源漏極層和所述刻蝕阻擋層進行圖形化處理。
[0069]進一步地，所述刻蝕阻擋層為ZnO(Al)層。
[0070]進一步地，所述刻蝕阻擋層的厚度為50?500埃，該厚度范圍包括了其中的任何具體點值，例如50埃、100埃、150埃、200埃、250埃、300埃、350埃、400埃、450?；蛘?00埃。
[0071]【離子注入】進一步地，形成所述刻蝕阻擋層后，利用離子注入方法增加所述刻蝕阻擋層中氧元素的含量。
[0072]【活化】進一步地，采用離子注入方法后，在烘箱中加熱活化所述半導體氧化物層和所述刻蝕阻擋層，使所述半導體氧化物層活化為半導體層，所述刻蝕阻擋層氧化為絕緣層O
[0073]【活化條件】進一步地，所述活化過程的加熱溫度為250?450°C，該溫度范圍包括了其中的任何具體點值，例如250°C、300°C、350°C、400°C或450°C ;所述活化過程的時間為20?120min，該時間范圍包括了其中的任何具體點值，例如20min、40min、60min、80min、10min 或 120mino
[0074]【鈍化層-具體】進一步地，采用物理氣相沉積方法在所述源漏極層和所述刻蝕阻擋層的上方沉積所述鈍化層，再依次利用黃光工藝和刻蝕工藝制得具有圖形的鈍化層。
[0075]【鈍化層-活化】進一步地，在沉積所述鈍化層之后，先對所述鈍化層進行加熱活化，再進行圖形化處理。
[0076]【鈍化層-材料】進一步地，所述鈍化層為S1x層或者SiNx與S1x的復合層。
[0077]優(yōu)選地，所述鈍化層為SiNx與S1x的復合層。
[0078]更優(yōu)選地，所述鈍化層中的S1x層為底層，與所述刻蝕阻擋層相接觸。
[0079]【鈍化層-厚度】進一步地，所述鈍化層的厚度為1500?4000±矣，該厚度范圍包括了其中的任何具體點值，例如1500埃、1800埃、2000埃、2200埃、2500埃、3000埃、3300埃、3500埃、3800埃或者4000埃。
[0080]【透明導電層-具體】采用物理氣相沉積方法在所述鈍化層上沉積所述透明導電層，再依次利用黃光工藝和刻蝕工藝制得具有圖形的透明導電層。
[0081]其中，已刻蝕的具有圖形的透明導電層即像素電極。
[0082]進一步地，所述透明導電層的材料為ΙΤ0、納米銀線、MO、ATO, FTO或ATO中的一種或幾種。
[0083]其中，ITO是指In2O3ISn的摻雜體系，MO是指In2O3:Mo的摻雜體系，ATO是指SnO2ISb的摻雜體系，F(xiàn)TO是指SnO2 = F的摻雜體系，ZAO是指ZnO = Al的摻雜體系。
[0084]優(yōu)選地，所述透明導電層的材料為ΙΤ0。
[0085]進一步地，所述透明導電層的厚度為300?1000埃，該厚度范圍包括了其中的任何具體點值，例如300埃、400埃、500埃、600埃、700埃、800埃、900埃或者1000埃。
[0086]與現(xiàn)有技術相比，本發(fā)明具有以下有益效果:
[0087]在本發(fā)明中，并未單獨沉積刻蝕阻擋層，而是通過對采用復合層結構的源漏極層進行光刻、刻蝕、離子注入和加熱活化等一系列操作，改變ZnO(Al)中O含量來改變刻蝕阻擋層的導電性，從而得到具有保護半導體氧化物層功能并且絕緣性良好的實際意義上的刻蝕阻擋層，也就是說，本發(fā)明的刻蝕阻擋層為源漏極層的一部分。這樣的結構，一方面可以通過減少刻蝕阻擋層的厚度來減小薄膜晶體管整體的尺寸，使薄膜晶體管具有更多的設計空間，結構得以優(yōu)化；另一方面，通過形成具有實際功能的刻蝕阻擋層，能夠有效減少水、氧和能量對半導體氧化物層的影響，保護薄膜晶體管結構的性能。
【附圖說明】
[0088]圖1是實施例一薄膜晶體管結構的示意圖。
[0089]圖2是圖1中A處結構的具體結構圖(鈍化層已略去)。
[0090]圖3是實施例二制備方法的步驟之一。
[0091]圖4是實施例二制備方法的步驟之一。
[0092]圖5是實施例二制備方法的步驟之一。
[0093]圖6是實施例二制備方法的步驟之一。
[0094]圖7是圖6中B處結構的具體結構圖。
[0095]圖8是實施例二制備方法的步驟之一。
[0096]圖9是圖8中C處結構的具體結構圖。
[0097]圖10是實施例二制備方法的步驟之一。
[0098]圖11是實施例二制備方法的步驟之一。
【具體實施方式】
[0099]下面通過具體的實施例對本發(fā)明進行詳細說明，應當理解的是，這些【具體實施方式】僅用來例舉本發(fā)明，并非對本發(fā)明的實際保護范圍構成任何形式的任何限定。
[0100]實施例一
[0101]本實施例提供一種薄膜晶體管結構，如圖1所示，包括由下至上依次設置的的基板10、柵極20、柵極絕緣層30、半導體氧化物層40、源漏極層50、鈍化層60和透明導電層70 ο
[0102]具體地，基板10為玻璃基板，柵極20設置在基板10上，且長度(圖1中的左右方向的長度)小于基板長度，柵極20采用的材料為Al/Mo，厚度為3000埃。柵極絕緣層30包圍在柵極20的外部，分別與柵極20的側邊和頂面接觸，覆蓋在基板10和柵極20上，其為SiNx與S1x的復合層，厚度為3000埃。半導體氧化物層40設置在柵極絕緣層30的上方，其長度(圖1中的左右方向的長度)與柵極絕緣層頂面的長度相同，其為IGZO層，厚度為1000 埃。
[0103]源漏極層50包圍在半導體氧化物層40的外部，分別與半導體氧化物層40的側邊和頂面接觸，覆蓋在柵極絕緣層30和半導體氧化物層40上。該源漏極層50為復合層，如圖2所示，源漏極層50包括頂層51和底層52，其中底層52為ZnO(Al)層，厚度為500埃，頂層51為Al/Mo層，Mo層位于Al層的上方厚度為3000埃。位于半導體氧化物層40上方處的源漏極層50朝向自身內部(即圖2中朝下的方向)凹陷形成一窗口，在該窗口中容置有刻蝕阻擋層80。該刻蝕阻擋層80由位于半導體氧化物層40上方處的源漏極層50刻蝕掉頂層51、僅剩底層52形成，該刻蝕阻擋層為ZnO(Al)層，且長度(圖1中的左右方向的長度)小于半導體氧化物層的長度，其厚度為300埃。與此同時，由于源漏極層50刻蝕形成了刻蝕阻擋層80的同時，使源漏極層50形成朝向其自身內部凹陷的窗口，從而使得位于刻蝕阻擋層80兩側的源漏極層分別對應形成源極和漏極。值得注意的是，作為半導體氧化物層的IGZO層經(jīng)過加熱活化后，可由半導體氧化物層變?yōu)榘雽w層，作為刻蝕阻擋層的ZnO(Al)層通過增加氧含量、進而加熱活化后，可成為電阻較高、絕緣性較強的絕緣層。
[0104]鈍化層60覆蓋在源漏極層50和刻蝕阻擋層80上，其為SiNx與S1x的復合層，厚度為3000埃。其中，S1x層位于鈍化層的底層，可與刻蝕阻擋層接觸。由于S1x層中氧元素的含量較多，故而有助于提高刻蝕阻擋層的