為1500埃?4000埃。
[0050]步驟4:如圖3D所示，在形成有所述柵極4和所述上極板4*的襯底基板I上，形成由第二絕緣層構(gòu)成的第一絕緣圖形5以及第二絕緣圖形5*，第一絕緣圖形5覆蓋所述柵極4，第二絕緣圖形5*覆蓋所述下極板4* ;其中，第二絕緣層可采用與第一絕緣層3相同的制作工藝。
[0051]在這里需要說明的是，在現(xiàn)有薄膜晶體管的結(jié)構(gòu)中，柵極上方都會設(shè)置有起保護作用的柵絕緣層，即本文所指的第二絕緣層。在現(xiàn)有技術(shù)中，僅僅通過沉積來形成一整層的第二絕緣層即可，而本發(fā)明還需要通過構(gòu)圖工藝對第二絕緣層進行圖形化的處理，使第二絕緣層構(gòu)成可在離子注入工藝充當掩膜的第一絕緣圖形5。
[0052]步驟5:如圖3E所示，以第一絕緣圖形5和柵極4為掩膜，通過一次離子注入工藝對所述半導體圖形進行處理，形成有源層2C、重摻雜源極區(qū)2A、輕摻雜源極區(qū)2B、重摻雜漏極區(qū)2D、輕摻雜漏極區(qū)2E ;同時在本次離子注入工藝中，還對下極板4*進行離子注入。其中，離子注入工藝的注入介質(zhì)為含硼元素和/或含磷元素的氣體，注入能量范圍為10-200keV,注入劑量范圍為 I X 111-1 X 102Clatoms/cm3。
[0053]在具體離子注入過程中，第一絕緣圖形5和柵極4分別能夠阻擋一部分離子，而相互配合之后，能夠完全阻擋離子注入。本發(fā)明通過設(shè)置第一絕緣圖形5和柵極4的覆蓋結(jié)構(gòu)，使其構(gòu)成了半阻擋、全阻擋和不阻擋3種離子通過率的掩膜，從而使原先半導體圖形能夠形成3種不同導電率區(qū)域，即導電率最高的重摻雜區(qū)，導電率次之的輕摻雜區(qū)以及導電率最低的有源層。
[0054]步驟6:如圖3F所示，在所述第二絕緣圖形5*上形成存儲電容的上極板6*。在本步驟中，為節(jié)省制作成本，可將形成第一絕緣圖形5和第二絕緣圖形5*的掩膜板用在形成上極板6*上，這樣一來，存儲電容的上極板6*則會與第二絕緣圖形5*與的圖案相同，而第一絕緣圖形5的上方會留下未刻蝕的上極板6*的材料層，即與第一絕緣圖形5相同圖案的導電圖形6(導電圖形6可去除，也可不去除)。
[0055]以上是本實施例的制作方法的示意流程，相比與現(xiàn)有技術(shù)，本實施例的制作方法只通過一次離子注入工藝即可形在成薄膜晶體管的源極區(qū)域和漏極區(qū)域上形成重摻雜部分和輕摻雜部分，同時還對存儲電容的下極板也進行離子摻雜。此外，與現(xiàn)有技術(shù)不同的是，雖然本發(fā)明需要對覆蓋柵極和下極板的第二絕緣層進行圖形化處理，但與上極板6*共用一個刻蝕所需的掩膜板，因此不會比現(xiàn)有技術(shù)使用更多的掩膜板。
[0056]當然，參考圖5，在上述基礎(chǔ)之上，還可以進一步形成第三絕緣層7，并對第三絕緣層7進行過孔，之后，形成導電圖案8、9。其中，導電圖案8通過第三絕緣層7的一個過孔與重摻雜源極區(qū)2A連接，從而與重摻雜源極區(qū)2A、輕摻雜源極區(qū)2B組成薄膜晶體管的源極。同理，導電圖案9通過第三絕緣層7的另一個過孔與重摻雜漏極區(qū)2E連接，從而與重摻雜漏極區(qū)2E、輕摻雜源極區(qū)2D組成薄膜晶體管的漏極。
[0057]此外，如圖4所示，本發(fā)明的另一實施例還提供一種由上述制作方法得到的陣列基板，該陣列基板包括:
[0058]襯底基板I ;
[0059]形成在襯底基板I上的薄膜晶體管，所述薄膜晶體管包括柵極4、源極、漏極和有源層2C ;所述源極包括重摻雜源極區(qū)2A和輕摻雜源極區(qū)2B，所述漏極包括重摻雜漏極區(qū)2D和輕摻雜漏極區(qū)2E ；
[0060]設(shè)置在所述柵極4上方的第一絕緣圖形5，其在襯底基板I上的正向投影B覆蓋柵極4在襯底基板I上的正向投影A ;
[0061]其中，所述有源層2C在所述襯底基板I上的正投影A與所述柵極4在所述襯底基板I上的正投影重合，所述輕摻雜源極區(qū)2B和所述輕摻雜漏極區(qū)2D在所述襯底基板I上的正投影E1、E2與所述第一絕緣圖形5在所述襯底基板上的正投影B重合但不與所述柵極4在所述襯底基板上I的正投影A重合，所述重摻雜源極區(qū)2A和重摻雜漏極區(qū)2E在所述襯底基板I上的正投影Dl、D2與所述第一絕緣圖形5在所述襯底基板上的正投影B、所述柵極在所述襯底基板上的正投影A均不重合。
[0062]在本實施例的陣列基板中，具有重摻雜部分和輕摻雜部分的源、漏電極由I次離子注入工藝形成。由于離子注入次數(shù)降低，故可以減少陣列基板制造時間，進而降低制造成本。
[0063]具體地，本實施例的陣列基板還包括:
[0064]形成在所述襯底基板I上的存儲電容，所述存儲電容包括上極板6*、下極板4*以及間隔所述上極板6*和所述下極板4*的第二絕緣圖形5* ；
[0065]所述下極板4*與所述柵極4為同層同材料形成，所述第一絕緣圖5形與所述第二絕緣圖形5*為同層同材料形成。
[0066]進一步地，參考圖5，本實施例的陣列基板還包括:
[0067]具有過孔的第三絕緣層7和導電圖案8、9 ；
[0068]其中，導電圖案8通過第三絕緣層7的一個過孔與重摻雜源極區(qū)2A連接，從而與重摻雜源極區(qū)2A、輕摻雜源極區(qū)2B組成薄膜晶體管的源極。同理，導電圖案9通過第三絕緣層7的另一個過孔與重摻雜漏極區(qū)2E連接，從而與重摻雜漏極區(qū)2E、輕摻雜源極區(qū)2D組成薄膜晶體管的漏極。
[0069]以上所述是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種陣列基板的制作方法，其特征在于，包括: 在襯底基板上依次形成不同層設(shè)置的半導體圖形、柵極和第一絕緣圖形，所述半導體圖形與所述柵極相互絕緣；所述半導體圖形在所述襯底基板上的正投影覆蓋所述第一絕緣圖形在所述襯底基板上的正投影，所述第一絕緣圖形在所述襯底基板上的正投影覆蓋所述柵極在所述襯底基板上的正投影； 以所述第一絕緣圖形和所述柵極為掩膜，通過一次離子注入工藝對所述半導體圖形進行處理，形成有源層、重摻雜源極區(qū)、輕摻雜源極區(qū)、重摻雜漏極區(qū)、輕摻雜漏極區(qū)； 其中，在所述離子注入工藝處理后，所述有源層在所述襯底基板上的正投影與所述柵極在所述襯底基板上的正投影重合，所述輕摻雜源極區(qū)和所述輕摻雜漏極區(qū)在所述襯底基板上的正投影與所述第一絕緣圖形在所述襯底基板上的正投影重合但不與所述柵極在所述襯底基板上的正投影重合，所述重摻雜源極區(qū)和重摻雜漏極區(qū)在所述襯底基板上的正投影與所述第一絕緣圖形在所述襯底基板上的正投影、所述柵極在所述襯底基板上的正投影均不重合。2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述制作方法還包括: 形成存儲電容的步驟，所述存儲電容包括上極板、下極板以及間隔所述上極板和所述下極板的第二絕緣圖形； 其中，所述下極板與所述柵極為同層同材料形成，所述第一絕緣圖形與所述第二絕緣圖形為同層同材料形成。3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述制作方法具體包括: 在襯底基板上形成半導體圖形； 在形成有半導體圖形的襯底基板上，形成第一絕緣層； 在形成有第一絕緣層的襯底基板上，形成由同一材料層構(gòu)成的柵極以及下極板； 在形成有所述柵極和所述上極板的襯底基板上，形成由第二絕緣層構(gòu)成的第一絕緣圖形以及第二絕緣圖形，所述第一絕緣圖形覆蓋所述柵極，所述第二絕緣圖形覆蓋所述下極板； 以所述第一絕緣圖形和所述柵極為掩膜，通過一次離子注入工藝對所述半導體圖形進行處理，形成有源層、重摻雜源極區(qū)、輕摻雜源極區(qū)、重摻雜漏極區(qū)、輕摻雜漏極區(qū)； 在所述第二絕緣圖形上形成所述上極板。4.根據(jù)權(quán)利要求3所述的制作方法，其特征在于， 形成所述第一絕緣圖形和所述第二絕緣圖形的構(gòu)圖工藝與形成所述上極板的構(gòu)圖工藝為采用同一掩膜板。5.根據(jù)權(quán)利要求1所述的制作方法，其特征在于， 所述柵極的材料包括鉬和/或鋁，且厚度為1000埃?5000埃； 所述絕緣圖形的材料包括氧化硅和/或氮化硅，且厚度為500埃?2000埃。6.根據(jù)權(quán)利要求1所述的制作方法，其特征在于， 所述離子注入工藝的注入介質(zhì)為含硼元素和/或含磷元素的氣體，注入能量范圍為10-200keV,注入劑量范圍為 I X 111-1 X 102Clatoms/cm3。7.—種陣列基板，包括襯底基板，以及形成在襯底基板上的薄膜晶體管，所述薄膜晶體管包括柵極、源極、漏極和有源層；所述源極包括重摻雜源極區(qū)和輕摻雜源極區(qū)，所述漏極包括重摻雜漏極區(qū)和輕摻雜漏極區(qū)； 其特征在于，所述陣列基板還包括: 設(shè)置在所述柵極上方的第一絕緣圖形，其在所述襯底基板上的正向投影覆蓋所述柵極在所述襯底基板上的正向投影； 其中，所述有源層在所述襯底基板上的正投影與所述柵極在所述襯底基板上的正投影重合，所述輕摻雜源極區(qū)和所述輕摻雜漏極區(qū)在所述襯底基板上的正投影與所述第一絕緣圖形在所述襯底基板上的正投影重合但不與所述柵極在所述襯底基板上的正投影重合，所述重摻雜源極區(qū)和重摻雜漏極區(qū)在所述襯底基板上的正投影與所述第一絕緣圖形在所述襯底基板上的正投影、所述柵極在所述襯底基板上的正投影均不重合。8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，還包括: 形成在所述襯底基板上的存儲電容，所述存儲電容包括上極板、下極板以及間隔所述上極板和所述下極板的第二絕緣圖形； 所述下極板與所述柵極為同層同材料形成，所述第一絕緣圖形與所述第二絕緣圖形為同層同材料形成。9.一種顯示裝置，其特征在于，包括如權(quán)利要求7或8所述的陣列基板。
【專利摘要】本發(fā)明提供一種制作方法、陣列基板及顯示裝置。方法包括：在襯底基板上依次形成不同層的半導體圖形、柵極和第一絕緣圖形；半導體圖形在襯底基板上的正投影覆蓋第一絕緣圖形在襯底基板上的正投影，第一絕緣圖形在襯底基板上的正投影覆蓋柵極在襯底基板上的正投影；以第一絕緣圖形和柵極為掩膜，通過一次離子注入工藝對半導體圖形進行處理，形成有源層、重摻雜源極區(qū)、輕摻雜源極區(qū)、重摻雜漏極區(qū)和輕摻雜漏極區(qū)。本發(fā)明只通過1次離子注入工藝即可形成具有輕摻雜、重摻雜的源漏極。由于離子注入次數(shù)少，故可以減少制造時間，進而降低制造成本。此外，具有輕摻雜、重摻雜的源漏極可降低漏極電流，從而提高顯示面板工作的穩(wěn)定性。
【IPC分類】G02F1/1362, H01L21/336, H01L27/12, G02F1/1368, H01L29/786, H01L21/77
【公開號】CN104916584
【申請?zhí)枴緾N201510220042
【發(fā)明人】劉政
【申請人】京東方科技集團股份有限公司
【公開日】2015年9月16日
【申請日】2015年4月30日