0079]現(xiàn)在將參照圖1和圖25描述根據(jù)本發(fā)明構思的示例實施方式的半導體器件。
[0080]圖1為根據(jù)本發(fā)明構思的示例實施方式的半導體器件I的截面圖。圖25為示出半導體襯底21的第一區(qū)域23和第二區(qū)域25中的第一和第二材料的濃度的曲線圖。
[0081]參照圖1，半導體襯底I可以包括半導體襯底21、柵極結構40和源極/漏極區(qū)51。
[0082]半導體襯底21可以包括第一材料和第二材料。第一材料可以為例如III族元素，第二材料可以為例如V族元素。III族元素可以為例如Ga、In和Al中的至少一種。V族元素可以為例如P、As和Sb中的至少一種。因此，半導體襯底21可以由例如GaAs、InGaAs,AlGaAs> InAs、GaSb、InSb 和 InP 中的至少一種制成。
[0083]半導體襯底21中包括的第一材料和第二材料的濃度可以根據(jù)半導體襯底21中的位置而改變。第二材料在半導體襯底21的頂表面的濃度大于第一材料在半導體襯底21的頂表面的濃度。隨著從半導體襯底21的頂表面起的深度增加，第一材料的濃度可以增加并且第二材料的濃度可以減小。在從半導體襯底21的頂表面起的特定深度處，第一材料的濃度可以基本上等于第二材料的濃度。
[0084]具體而言，半導體襯底21包括第一區(qū)23和第二區(qū)25。第一區(qū)23可以位于半導體襯底21的頂表面處，第二區(qū)25可以設置在第一區(qū)23之下。第一區(qū)23接觸柵極結構40。第一區(qū)23可以具有例如l-20nm的厚度。
[0085]參照圖25，在第一區(qū)23中第一材料的濃度從第一區(qū)23的頂表面朝向第一區(qū)23的底表面逐漸增加。也就是，第一材料在第一區(qū)23的頂表面處的濃度小于第一材料在第一區(qū)23的底表面處的濃度。第一材料在第一區(qū)23的頂表面處的濃度為10%或更小。在第一區(qū)23中，第一材料的濃度低于第二材料的濃度。
[0086]在第一區(qū)23中，第二材料的濃度高于第一材料的濃度。也就是，在第一區(qū)23的頂表面處和第一區(qū)23的底表面處，第二材料的濃度高于第一材料。然而，第二材料的濃度朝向第一區(qū)23的底表面降低，第二材料的濃度與第一材料的濃度之間的差異朝向第一區(qū)23的底表面減小。
[0087]第一區(qū)23可以包括一些氧原子。氧原子可以從第一區(qū)23的頂表面朝向第一區(qū)23的底表面減少，并且可以不再存在于從第一區(qū)23的頂表面起的特定深度處。也就是，在第一區(qū)23的頂表面處的氧原子多于在第一區(qū)23的底表面處的氧原子。在第一區(qū)23的頂表面處，氧原子的濃度可以為5 %或更少。
[0088]在第二區(qū)25中，第一材料的濃度可以基本上等于第二材料的濃度。這里，術語“基本上”不僅表示精確地相同，而且允許在工藝期間可能發(fā)生的誤差的余量。因此，如圖25所示，第一材料的濃度和第二材料的濃度可以在第二區(qū)25的一些部分中不相等。
[0089]在第二區(qū)25中，氧原子可以幾乎不存在，如圖25所示。
[0090]重新參照圖1，柵極結構40可以設置在半導體襯底21上。柵極結構40可以設置在半導體襯底21的第一區(qū)23上。柵極結構40可以包括柵極絕緣層41、柵極電極43和硬掩模層45。
[0091]柵極絕緣層41可以設置在半導體襯底21上。柵極絕緣層41可以接觸半導體襯底21。柵極絕緣層41可以接觸半導體襯底21的第一區(qū)23。柵極絕緣層41可以包括選自由例如 HfS1N, HfO2, ZrO2, Al2O3' Ta2O5, Ti02、SrT13和(Ba, Sr) T1 3構成的組的材料。備選地，柵極絕緣層41可以是硅氧化物層。
[0092]柵極電極43可以設置在柵極絕緣層41上。柵極電極43可以包括導電材料例如多晶娃。
[0093]硬掩模層45可以設置在柵極電極43上。硬掩模層45可以包括例如氧化物層、氮化物層和氮氧化物層中的至少一種。
[0094]源極/漏極區(qū)51可以設置在柵極結構40的一側或多側。源極/漏極區(qū)51可以形成在半導體襯底21中。源極/漏極區(qū)51可以形成在半導體襯底21中鄰近第一區(qū)23和第二區(qū)25。
[0095]如果半導體器件I為P溝道金屬氧化物半導體(PMOS)晶體管，則源極/漏極區(qū)51可以包括具有比半導體襯底21大的晶格常數(shù)的材料。備選地，如果半導體器件I為N溝道金屬氧化物半導體(NMOS)晶體管，則源極/漏極區(qū)51可以包括具有比半導體襯底21小的晶格常數(shù)的材料。
[0096]間隔物47可以設置在柵極結構40的一側或多側。間隔物47可以覆蓋柵極結構40的一個或多個側壁。每個間隔物47可以是例如硅氧化物層、硅氮化物層和硅氮氧化物層中的至少一種。
[0097]間隔物47可以形成在第一區(qū)23上。
[0098]現(xiàn)在將參照圖2描述根據(jù)本發(fā)明構思的示例實施方式的半導體器件2。為了簡潔，與圖1的前述實施方式的元件基本上相同的元件的描述將被省略。在下文中將描述圖2的當前實施方式，主要集中在與圖1的前述實施方式的差異上。
[0099]圖2為根據(jù)本發(fā)明構思的示例實施方式的半導體器件2的截面圖。
[0100]圖2的半導體器件2可以在半導體襯底21、柵極結構40和源極/漏極51的方面與圖1的半導體器件I相同。因此，像半導體器件I 一樣，半導體器件2的半導體襯底21包括第一區(qū)23和第二區(qū)25。在半導體器件2中，半導體襯底21包括第一材料例如III族元素和第二材料例如V族元素。第一材料的濃度從第一區(qū)23的頂表面朝向第一區(qū)23的底表面增加。也就是，第一材料在第一區(qū)23的頂表面處的濃度小于第一材料在第一區(qū)23的底表面處的濃度。在半導體器件2的第一區(qū)23中，第一材料的濃度低于第二材料的濃度，在半導體器件2的第二區(qū)25中，第一材料的濃度基本上等于第二材料的濃度。
[0101]除了圖1的半導體器件I的元件之外，圖2的半導體器件2可以還包括襯底11。襯底11可以設置在半導體襯底21之下。襯底11可以由例如選自由S1、Ge、SiGe、SiC和SiGeC構成的組的一種或多種半導體材料制成。襯底11也可以為例如絕緣體上硅(SOI)襯底。也就是，襯底11可以不包括III族元素和V族元素。
[0102]現(xiàn)在將參照圖3和圖25描述根據(jù)本發(fā)明構思的示例實施方式的半導體器件。
[0103]圖3為根據(jù)本發(fā)明構思的示例實施方式的半導體器件3的截面圖。
[0104]參照圖3，半導體器件3可以包括半導體襯底22、柵極結構39、源極/漏極區(qū)域52和接觸76。
[0105]半導體襯底22可以第一材料和第二材料。第一材料可以為例如III族元素，第二材料可以為例如V族元素。III族元素可以為例如Ga、In和Al中的至少一種。V族元素可以為例如P、As和Sb中的至少一種。因此，半導體襯底22可以由例如GaAs、InGaAs,AlGaAs> InAs、GaSb、InSb 和 InP 中的至少一種制成。
[0106]半導體襯底22中包括的第一材料和第二材料的濃度可以根據(jù)半導體襯底22中的位置而改變。在半導體襯底22的頂表面處第二材料的濃度大于在半導體襯底22的頂表面處第一材料的濃度。隨著從半導體襯底22的頂表面起的深度增加，第一材料的濃度可以增加并且第二材料的濃度可以減小。在從半導體襯底22的頂表面起的特定深度處，第一材料的濃度可以基本上等于第二材料的濃度。
[0107]具體而言，半導體襯底22包括第一區(qū)24和第二區(qū)26。第一區(qū)24可以位于半導體襯底22的頂表面處，第二區(qū)26設置在第一區(qū)24之下。第一區(qū)24接觸柵極結構39。第一區(qū)24可以具有例如l-20nm的厚度。
[0108]現(xiàn)在將參照圖25詳細描述第一材料的濃度和第二材料的濃度。圖3的第一區(qū)24相應于圖25的附圖標記23，圖3的第二區(qū)26相應于圖25的附圖標記25。
[0109]在第一區(qū)24中，第一材料的濃度從第一區(qū)24的頂表面朝向第一區(qū)24的底表面逐漸增加。也就是，在第一區(qū)24的頂表面處第一材料的濃度小于在第一區(qū)24的底表面處第一材料的濃度。第一材料在第一區(qū)24的頂表面處的濃度為10%或更小。在第一區(qū)24中，第一材料的濃度低于第二材料的濃度。
[0110]在第一區(qū)24中，第二材料的濃度高于第一材料的濃度。也就是，在第一區(qū)24的頂表面處和第一區(qū)24的底表面處，第二材料的濃度高于第一材料。然而，第二材料的濃度朝向第一區(qū)24的底表面降低，第二材料的濃度與第一材料的濃度之間的差異朝向第一區(qū)24的底表面減小。
[0111]第一區(qū)24可以包括一些氧原子。氧原子可以從第一區(qū)24的頂表面朝向第一區(qū)24的底表面減少，并且可以不再存在于從第一區(qū)24的頂表面起的特定深度處。也就是，在第一區(qū)24的頂表面處的氧原子多于在第一區(qū)24的底表面處的氧原子。在第一區(qū)24的頂表面處，氧原子的濃度可以為5 %或更少。
[0112]在第二區(qū)26中，第一材料的濃度可以基本上等于第二材料的濃度。這里，術語“基本上”不僅表示精確地相同，而且允許在工藝期間可能發(fā)生的誤差的余量。因此，如圖25所示，第一材料的濃度和第二材料的濃度可以在第二區(qū)26的一些部分中不相等。
[0113]在第二區(qū)26中，氧原子可以幾乎不存在，如圖25所示。
[0114]重新參照圖3，器件隔離層20，例如，淺溝槽隔離(STI)層，形成在半導體襯底22中以限定有源區(qū)。
[0115]柵極結構39可以設置在半導體襯底22上。柵極結構39可以設置在半導體襯底22的第一區(qū)24上。柵極結構39可以包括柵極絕緣層42、功函數(shù)控制層44和柵極金屬46。
[0116]柵極絕緣層42可以設置在半導體襯底22上。柵極絕緣層42可以形成為接觸半導體襯底22的第一區(qū)24。柵極絕緣層42可以沿著第一區(qū)24的頂表面并且沿著間隔物48的側壁共形地形成。因此，柵極絕緣層42可具有凹入形狀。
[0117]柵極絕緣層42可以包括高-k材料。柵極絕緣層42可以包括選自由例如HfS1N、Hf02、Zr02、Al203、Ta205、Ti02、SrT1jP (Ba，Sr)T1 3構成的組的材料。柵極絕緣層 42 可以根據(jù)將要形成的器件的類型而形成至適當?shù)暮穸取?br>[0118]柵極電極可以包括功函數(shù)控制層44和柵極金屬46。包括功函數(shù)控制層44和柵極金屬46的柵極電極可以設置在柵極絕緣層42上。包括功函數(shù)控制層44和柵極金屬46的柵極電極可以填充由柵極絕緣層42形成的凹入?yún)^(qū)域內(nèi)部的空間。
[0119]功函數(shù)控制層44可以設置在柵極絕緣層42上。功函數(shù)控制層44可以直接形成在柵極絕緣層42上。具體而言，功函數(shù)控制層44可以沿著第一區(qū)24的頂表面和間隔物48的側壁共形地形成且柵極絕緣層42在其間，并且可以具有凹入形狀。
[0120]如果半導體器件3為NMOS晶體管，則功函數(shù)控制層44可以是N型功函數(shù)控制層，并且可以包括例如TiAl、TiAlC、TiAIN、TaC, TiC和HfSi中的至少一種。
[0121]備選地，如果半導體器件3為PMOS晶體管，則功函數(shù)控制層44可以是P型功函數(shù)控制層并且可以包括例如TiN。備選地，功函數(shù)控制層44可以具有由P型功函數(shù)控制層和堆疊在P型功函數(shù)控制層上的N型功函數(shù)控制層構成的結構。在這樣的實施方式中，功函數(shù)控制層44可以執(zhí)行與P型功函數(shù)控制層相同的功能。
[0122]柵極金屬46可以填充由柵極絕緣層42和功函數(shù)控制層44形成的凹入?yún)^(qū)域。
[0123]間隔物48可以設置在柵極結構39的一側或多側。間隔物48可以覆蓋柵極結構39的一個或多個側壁。間隔物48可以設置在第二區(qū)26上，而不是在第一區(qū)24上。也就是，間隔物可以設置在第一區(qū)24與源極/漏極區(qū)52之間的第二區(qū)26上。
[0124]每個間隔物48可以是例如氮化物層和氮氧化物層中的至少一種。在圖3的備選實施方式中，每個間隔物48可以是多層，而不是圖3中所示的單層。
[0125]源極/漏極區(qū)52可以設置在柵極結構39的一側或多側。源極/漏極區(qū)52可以通過外延工藝形成在半導體襯底22中。
[0126]源極/漏極區(qū)52可以通過第二區(qū)26而與第一區(qū)24間隔開。也就是，源極/漏極區(qū)52可以形成為使得源極/漏極區(qū)52不接觸第一區(qū)24。因此，源極/漏極區(qū)52接觸第二區(qū)26。在半導體襯底22的接觸源極/漏極區(qū)52的表面處，第一材料的濃度和第二材料的濃度可以基本上相等。也就是，在第二區(qū)26的接觸源極/漏極區(qū)52的表面處，第一材料的濃度和第二材料的濃度可以基本上相等。
[0127]如果半導體器件3為PMOS晶體管，則源極/漏極區(qū)52可以包括具有比半導體襯底22大的晶格常數(shù)的材料。備選地，如果半導體器件3為NMOS晶體管，則源極/漏極區(qū)52可以包括具有比半導體襯底22小的晶格常數(shù)的材料。
[0128]覆蓋層53可以設置在柵極結構39上。覆蓋層53可以覆蓋柵極結構39，使得柵極絕緣層42、功函數(shù)控制層44和柵極金屬46不被暴露。此外，覆蓋層53可以設置在間隔物48的頂表面上。
[0129]覆蓋層53可以為例如氮化物層，例如可以為SiN、S1N和SiCON中的至少一種，或者可以為例如氧化物層。
[0130]第一層間絕緣膜60可以設置為覆蓋半導體襯底22和間隔物48的側壁。此外，第一層間絕緣膜60可以部分地覆蓋接觸孔70的側壁，使得接觸孔70的上側壁沒有被第一層間絕緣膜60覆蓋。第一層間絕緣膜60的頂表面和柵極結構39的頂表面可以位于同一平面內(nèi)。也就是，第一層間絕緣膜60的頂表面可以與柵極結構39的頂表面基本上齊平。第一層間絕緣膜60的頂表面和柵極結構39的頂表面可以通過平坦化工藝，例如化學機械拋光(CMP)工藝而制成為位于同一平面內(nèi)。
[0131]第二層間絕緣膜62可以設置在第一層間絕緣膜60上。第二層間絕緣膜62可以覆蓋柵極結構39和覆蓋層53以及接觸孔70的側壁的剩余部分。
[0132]第一和第二層間絕緣膜60和62可以包括例如氧化物層、氮化物層和氮氧化物層中的至少一種。
[0133]接觸孔70可以分別設置在源極/漏極區(qū)52上。接觸孔70可以穿透第一和第二層間