垂直雙極結(jié)型晶體管及其制造方法
【專(zhuān)利說(shuō)明】垂直雙極結(jié)型晶體管及其制造方法
[0001]本申請(qǐng)要求于2014年2月21日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2014-0020851號(hào)韓國(guó)專(zhuān)利申請(qǐng)的權(quán)益，出于所有目的，將該申請(qǐng)的全部公開(kāi)內(nèi)容通過(guò)引用包含于此。
技術(shù)領(lǐng)域
[0002]下面的描述涉及一種垂直雙極結(jié)型晶體管器件及其制造方法。下面的描述涉及一種垂直雙極結(jié)型晶體管的結(jié)構(gòu)，該結(jié)構(gòu)通過(guò)使用低成本的雙極型-CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)-DMOS (雙擴(kuò)散金屬氧化物半導(dǎo)體)(BCD)工藝來(lái)降低制造成本并可提高電流增益。
【背景技術(shù)】
[0003]具有高電流增益的雙極結(jié)型晶體管在諸如放大器、比較器和帶隙基準(zhǔn)電路的多種類(lèi)型的模擬電路中廣泛使用。在制造雙極結(jié)型晶體管時(shí)，其優(yōu)點(diǎn)不僅在于提高電流增益而且在于減少制造成本。在下面的描述中，也已經(jīng)開(kāi)發(fā)了使用雙極型-CMOS-DMOS(Bra)工藝的方法來(lái)滿(mǎn)足這些需求。
[0004]B⑶工藝是構(gòu)造成在一個(gè)半導(dǎo)體基板上同時(shí)包含諸如例如η溝道橫向DMOS (nLDMOS)、P 溝道橫向雙擴(kuò)散 MOS (pLDMOS)、隔離 CMOS、η 溝道 DMOS (nDMOS)、p 溝道DMOS(pDMOS)、垂直NPN、橫向PNP以及肖特基二極管的多個(gè)器件的技術(shù)。
[0005]然而，使用目前的B⑶工藝，當(dāng)增加附加工藝步驟以提高雙極結(jié)型晶體管的電流增益時(shí)，制造成本增大或者不能獲得令人滿(mǎn)意的電流增益水平。

【發(fā)明內(nèi)容】

[0006]提供本
【發(fā)明內(nèi)容】
，來(lái)以簡(jiǎn)化的形式提出對(duì)在以下詳細(xì)描述中進(jìn)一步描述的構(gòu)思的選擇。本
【發(fā)明內(nèi)容】
不是意圖確定要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不是意圖用作幫助確定所要求保護(hù)的主題的范圍。
[0007]在一總體方面，提供了一種垂直雙極結(jié)型晶體管，所述垂直雙極結(jié)型晶體管包括:高濃度摻雜區(qū)發(fā)射極引出端，設(shè)置在半導(dǎo)體基板上；高濃度摻雜區(qū)集電極引出端，設(shè)置在半導(dǎo)體基板上；高濃度摻雜區(qū)基極引出端，設(shè)置在發(fā)射極引出端和集電極引出端之間；漂移區(qū)，具有第一摻雜濃度，圍繞發(fā)射極引出端并且比基極引出端或集電極引出端的任何一個(gè)深；基極層，設(shè)置在漂移區(qū)下方；以及集電極層，與基極層接觸，集電極層具有比第一摻雜濃度高的第二摻雜濃度。
[0008]垂直雙極結(jié)型晶體管可包括圍繞基極引出端的體區(qū)和圍繞集電極引出端并且延伸至集電極層的第一導(dǎo)電型阱環(huán)。
[0009]基極層可與漂移區(qū)自對(duì)準(zhǔn)。
[0010]基極層可包括第二導(dǎo)電型埋層和第二導(dǎo)電型深阱。
[0011]第二導(dǎo)電型深阱可設(shè)置在第一導(dǎo)電型埋層上，圍繞基極層并與體區(qū)接觸。
[0012]集電極層可從半導(dǎo)體基板的表面延伸并圍繞基極層、漂移區(qū)和體區(qū)的側(cè)面和底表面。
[0013]垂直雙極結(jié)型晶體管可包括與基極層、體區(qū)和集電極層接觸的第二導(dǎo)電型阱。
[0014]基極層可從半導(dǎo)體基板的表面延伸并圍繞漂移區(qū)的側(cè)面和底表面。
[0015]半導(dǎo)體基板可包括半導(dǎo)體層和設(shè)置在半導(dǎo)體層上的外延層。
[0016]集電極層可設(shè)置在半導(dǎo)體層和外延層的界面處。
[0017]當(dāng)基極-發(fā)射極電壓(Vbe)在0.4V-0.7V之間時(shí)，電流增益(β )可等于或大于100。
[0018]發(fā)射極引出端和漂移區(qū)可形成發(fā)射極區(qū)，基極引出端、體區(qū)和基極層可形成基極區(qū)，集電極引出端、第一導(dǎo)電型阱環(huán)和第一導(dǎo)電型埋層可形成集電極區(qū)。
[0019]在另一總體方面，提供了一種垂直雙極結(jié)型晶體管的制造方法，所述制造方法包括:在半導(dǎo)體基板上形成高濃度摻雜區(qū)發(fā)射極引出端和高濃度摻雜區(qū)集電極引出端；在發(fā)射極引出端與集電極引出端之間形成高濃度摻雜區(qū)基極引出端；形成圍繞發(fā)射極引出端并且比基極引出端或集電極引出端的任何一個(gè)深的具有第一摻雜濃度的漂移區(qū)；在漂移區(qū)下方形成基極層；以及形成與基極層接觸的集電極層，集電極層具有比第一摻雜濃度高的第二摻雜濃度，其中，漂移區(qū)與基極層自對(duì)準(zhǔn)。
[0020]垂直雙極結(jié)型晶體管可形成為與基板中的DMOS結(jié)構(gòu)對(duì)準(zhǔn)。
[0021]漂移區(qū)可與DMOS結(jié)構(gòu)的漂移區(qū)的濃度分布相同。
[0022]在另一總體方面，提供了一種垂直雙極結(jié)型晶體管，所述雙極結(jié)型晶體管包括:高濃度摻雜區(qū)發(fā)射極引出端，設(shè)置在半導(dǎo)體基板上；高濃度摻雜區(qū)集電極引出端，設(shè)置在半導(dǎo)體基板上；高濃度摻雜區(qū)基極引出端，設(shè)置在發(fā)射極引出端與集電極引出端之間；漂移區(qū)，具有第一摻雜濃度，圍繞發(fā)射極引出端并且比基極引出端或集電極引出端的任何一個(gè)深；基極層，包括第二導(dǎo)電型埋層和第二導(dǎo)電型深阱，其中，第二導(dǎo)電型深阱設(shè)置在第一導(dǎo)電型埋層上；以及集電極層，與基極層接觸，集電極層具有比第一摻雜濃度高的第二摻雜濃度。
[0023]基極層可設(shè)置在漂移區(qū)下方，第二導(dǎo)電型深阱圍繞基極層并與體區(qū)接觸。
[0024]通過(guò)下面的詳細(xì)描述、附圖和權(quán)利要求，其他特征和方面會(huì)是明顯的。
【附圖說(shuō)明】
[0025]圖1是示出與垂直雙極結(jié)型晶體管一起形成的DMOS器件的示例的圖。
[0026]圖2是示出垂直雙極結(jié)型晶體管的示例的圖。
[0027]圖3是示出垂直雙極結(jié)型晶體管的示例的圖。
[0028]圖4是示出垂直雙極結(jié)型晶體管的示例的圖。
[0029]圖5是示出垂直雙極結(jié)型晶體管的示例的圖。
[0030]圖6是示出垂直雙極結(jié)型晶體管的示例的圖。
[0031]圖7是示出垂直雙極結(jié)型晶體管的器件仿真結(jié)果的示例的圖。
[0032]圖8是示出垂直雙極結(jié)型晶體管的電流增益的示例的圖。
[0033]在整個(gè)附圖和詳細(xì)描述中，除非另外有描述，否則相同的附圖標(biāo)記將被理解為表示相同的元件、特征和結(jié)構(gòu)。附圖可不按比例繪制，為了清楚、舉例說(shuō)明和方便起見(jiàn)，可夸大附圖中的元件的相對(duì)尺寸、比例和描繪。
【具體實(shí)施方式】
[0034]提供下面的詳細(xì)描述以幫助讀者獲得對(duì)在這里描述的方法、設(shè)備和/或系統(tǒng)的全面理解。然而，在這里描述的系統(tǒng)、設(shè)備和/或方法的各種改變、修改和等同物對(duì)于本領(lǐng)域普通技術(shù)人員將是明顯的。描述的處理步驟和/或操作的進(jìn)程是一個(gè)示例；然而，如本領(lǐng)域已知的，除了按照特定順序必要地出現(xiàn)的步驟和/或操作以外，步驟和/或操作的順序不限于在這里闡述的順序并可改變。另外，為了提高清楚度和簡(jiǎn)潔性，可省略對(duì)于本領(lǐng)域普通技術(shù)人員所公知的功能和結(jié)構(gòu)的描述。
[0035]在這里描述的特征可以以不同的形式來(lái)實(shí)施，并將不解釋為局限于在這里描述的示例。相反，已經(jīng)提供在這里描述的示例，使得本公開(kāi)將是徹底和完整的，并且將向本領(lǐng)域的普通技術(shù)人員傳達(dá)本公開(kāi)的全部范圍。
[0036]可通過(guò)根據(jù)在下面的描述中描述的示例的低成本雙極型-CMOS-DMOS工藝在一個(gè)半導(dǎo)體基板中制造各種器件。這些器件可為諸如例如nLDMOS、pLDMOS、隔離CMOS、雙極型互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)、CMOS 和 DMOS (C/DM0S)、nDMOS, pDMOS、垂直 NPN、橫向 PNP、肖特基二極管。然而，為了方便解釋?zhuān)瑢⒃谙旅娴拿枋鲋兄饕忉尨怪彪p極結(jié)型晶體管(垂直 BJT)ο
[0037]nLDMOS用在諸如DC-DC大電流轉(zhuǎn)換器的電源裝置中。根據(jù)在這里提供的示例，nLDMOS的擊穿電壓(BVdss)被最大化；漏極-源極在導(dǎo)通狀態(tài)下的電阻(Rdson)被最小化；并且制造成本被大大降低。具有100或更大的高電流增益的垂直雙極結(jié)型晶體管廣泛地用在諸如例如放大器、比較器和帶隙基準(zhǔn)電路的多種模擬