場(chǎng)效應(yīng)晶體管的接觸蝕刻停止層的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路制造，更具體地，涉及具有接觸蝕刻停止層的場(chǎng)效應(yīng)晶體管。
【背景技術(shù)】
[0002] 在一些集成電路（1C)設(shè)計(jì)中，隨著技術(shù)節(jié)點(diǎn)的縮小，期望用金屬柵電極代替通常 的多晶硅柵電極以在減小的部件尺寸情況下改進(jìn)器件的性能。一種形成金屬柵極結(jié)構(gòu)的工 藝稱為"后柵極"工藝，其中"最后"制造最終的柵極結(jié)構(gòu)，這實(shí)現(xiàn)了后續(xù)工藝數(shù)量降低，后 續(xù)工藝包括必須在形成柵極之后實(shí)施的高溫處理。另外，隨著晶體管尺寸的降低，必須降低 柵極氧化物的厚度以在柵極長(zhǎng)度減小的情況下保持性能。為了降低柵極泄漏，也使用高介 電常數(shù)（高k)的柵極介電層，這允許了更大的物理厚度，同時(shí)保持與將由較大技術(shù)節(jié)點(diǎn)中 使用的柵極氧化物的較薄層提供的相同的有效厚度。
[0003] 然而，在互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)制造中存在實(shí)施這種特征和工藝的挑戰(zhàn)。 由于柵極長(zhǎng)度和器件之間間隔的減小，加劇了這些問題。例如，由于接觸件的未對(duì)準(zhǔn)，源極 /漏極區(qū)可以與金屬柵極結(jié)構(gòu)短接。

【發(fā)明內(nèi)容】

[0004] 為解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種場(chǎng)效應(yīng)晶體管，包括：襯底；源極區(qū) 和漏極區(qū)，設(shè)置在所述襯底中；柵極結(jié)構(gòu)，位于所述襯底上方，包括側(cè)壁和頂面，其中，所述 柵極結(jié)構(gòu)介于所述源極區(qū)和所述漏極區(qū)之間；接觸蝕刻停止層（CESL)，位于所述柵極結(jié)構(gòu) 的所述頂面的至少一部分上方；層間介電層，位于所述CESL上方；柵極接觸件，延伸穿過所 述層間介電層；以及源極接觸件和漏極接觸件，延伸穿過所述層間介電層，其中，所述源極 接觸件的邊緣與所述CESL的第一相應(yīng)邊緣之間的第一距離為約lnm至約10nm。
[0005] 在上述場(chǎng)效應(yīng)晶體管中，還包括所述漏極接觸件的邊緣與所述CESL的第二相應(yīng) 邊緣之間的第二距離，其中，所述第二距離為約lnm至約10nm。
[0006] 在上述場(chǎng)效應(yīng)晶體管中，還包括所述漏極接觸件的邊緣與所述CESL的第二相應(yīng) 邊緣之間的第二距離，其中，所述第二距離為約lnm至約10nm;所述第一距離基本上等于所 述第二距離。
[0007] 在上述場(chǎng)效應(yīng)晶體管中，還包括所述漏極接觸件的邊緣與所述CESL的第二相應(yīng) 邊緣之間的第二距離，其中，所述第二距離為約lnm至約10nm;所述第一距離與所述第二距 離不同。
[0008] 在上述場(chǎng)效應(yīng)晶體管中，還包括所述漏極接觸件的邊緣與所述CESL的第二相應(yīng) 邊緣之間的第二距離，其中，所述第二距離為約lnm至約10nm;所述第一距離與所述第二距 離的比率介于約0. 5至約1. 5之間。
[0009] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述CESL包括選自由Ti、TiN、TiC、TiCN、Ta、TaN、 TaC、TaCN、W、WN、WC、WCN、TiAl、TiAIN、TiAlC、TiAlCN和它們的組合組成的組中的材料。
[0010] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述CESL包括氮化硅或碳摻雜的氮化硅。
[0011] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述柵極接觸件還包括延伸穿過所述CESL的部 分。
[0012] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述柵極接觸件還包括延伸穿過所述CESL的部 分；所述CESL的寬度大于或等于所述柵極結(jié)構(gòu)的寬度。
[0013] 根據(jù)本發(fā)明的另一個(gè)方面，提供了一種場(chǎng)效應(yīng)晶體管，包括：襯底，包括表面；源 極區(qū)和漏極區(qū)，設(shè)置在所述襯底中；柵極結(jié)構(gòu)，位于所述襯底上方，包括側(cè)壁和頂面，其中， 所述柵極結(jié)構(gòu)介于所述源極區(qū)和所述漏極區(qū)之間；間隔件對(duì)，鄰近所述柵極結(jié)構(gòu)的所述側(cè) 壁；第一接觸蝕刻停止層（CESL)，位于所述間隔件對(duì)上方并且沿著所述襯底的所述表面延 伸；第二CESL，位于所述柵極結(jié)構(gòu)的所述頂面的至少一部分上方；層間介電層，位于所述第 一CESL和所述第二CESL上方；柵極接觸件，延伸穿過所述層間介電層；以及源極接觸件和 漏極接觸件，延伸穿過所述層間介電層和所述第一CESL，其中，所述源極接觸件的邊緣與所 述第二CESL的相應(yīng)邊緣之間的距離為約lnm至約10nm。
[0014] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第二CESL的寬度大于或等于所述柵極結(jié)構(gòu)的 覽度。
[0015] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第二CESL還包括在所述第一CESL的頂面上延 伸的部分。
[0016] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述柵極接觸件還包括延伸穿過所述第二CESL的 部分。
[0017]在上述場(chǎng)效應(yīng)晶體管中，其中，所述第二CESL包括選自由Ti、TiN、TiC、TiCN、Ta、 TaN、TaC、TaCN、W、WN、WC、WCN、TiAl、TiAIN、TiAlC、TiAlCN和它們的組合組成的組中的材 料。
[0018] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第二CESL包括氮化硅或碳摻雜的氮化硅。
[0019] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第一CESL的厚度小于所述第二CESL的厚度。
[0020] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第二CESL的厚度與所述第一CESL的厚度的比 率為從約1.05至約1. 15。
[0021] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第一CESL和所述第二CESL包括不同的材料。
[0022] 在上述場(chǎng)效應(yīng)晶體管中，其中，所述第一CESL和所述第二CESL包括相同的材料。
[0023] 根據(jù)本發(fā)明的又一個(gè)方面，提供了一種用于制造場(chǎng)效應(yīng)晶體管的方法，包括：在襯 底上方提供包括側(cè)壁和頂面的柵極結(jié)構(gòu)；形成鄰近所述柵極結(jié)構(gòu)的所述側(cè)壁的間隔件對(duì)； 在所述柵極結(jié)構(gòu)的兩側(cè)的所述襯底中形成源極/漏極（S/D)區(qū)；在所述間隔件對(duì)和所述柵 極結(jié)構(gòu)的所述頂面上方沉積第一接觸蝕刻停止層（CESL);在所述第一CESL上方沉積第一 層間介電（ILD)層；在所述第一ILD層和所述第一CESL上實(shí)施化學(xué)機(jī)械拋光以露出所述柵 極結(jié)構(gòu)；在所述第一CESL和所述柵極結(jié)構(gòu)上方沉積第二CESL;圖案化所述第二CESL以去 除所述第二CESL位于所述S/D區(qū)的一部分上方的部分；在所述第一ILD層和所述第二CESL 上方沉積第二ILD層；以及形成延伸穿過所述第二ILD層的柵極接觸件、源極接觸件和漏極 接觸件，其中，所述源極接觸件的邊緣與所述第二CESL的相應(yīng)邊緣之間的距離為約lnm至 約 10nm。
【附圖說明】
[0024] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào) 的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制并且僅用于說明的目的。實(shí)際上，為 了清楚的討論，附圖中各個(gè)部件的尺寸可以任意地增大或減小。
[0025] 圖1是根據(jù)本發(fā)明的各個(gè)方面示出的用于制造包括接觸蝕刻停止層的場(chǎng)效應(yīng)晶 體管的方法的流程圖。
[0026] 圖2A至圖2J示出了根據(jù)本發(fā)明的各個(gè)方面的在各個(gè)制造階段中的場(chǎng)效應(yīng)晶體管 的接觸蝕刻停止層的示意截面圖。
【具體實(shí)施方式】
[0027] 應(yīng)當(dāng)理解，為了實(shí)現(xiàn)本發(fā)明的不同特征，以下公開內(nèi)容提供了許多不同的實(shí)施例 或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例并且不 旨在限制。例如，在下面的描述中，在第二部件上方或者上形成第一部件可以包括形成直接 接觸的第一部件和第二部件的實(shí)施例，并且也可以包括可以在第一部件和第二部件之間形 成額外的部件，使得第一部件和第二部件可以不直接接觸的實(shí)施例。為了簡(jiǎn)化和清楚，可以 任意地以不同比例繪制各個(gè)部件。此外，本發(fā)明提供了基于"后柵極"金屬柵極結(jié)構(gòu)的實(shí)例， 然而，本領(lǐng)域普通技術(shù)人員可以認(rèn)識(shí)到對(duì)其他結(jié)構(gòu)和/或使用其他材料的適用性。
[0028] 圖1是根據(jù)本發(fā)明的各個(gè)方面示出的用于制造包括接觸蝕刻停止層224、234(在 圖2C至圖2J中示出）的場(chǎng)效應(yīng)晶體管200的方法100的流程圖。圖2A至圖2J示出了 根據(jù)本發(fā)明的各個(gè)方面的在各個(gè)制造階段中的場(chǎng)效應(yīng)晶體管200的接觸蝕刻停止層224、 234的示意截面圖。如在本發(fā)明中采用的，術(shù)語(yǔ)場(chǎng)效應(yīng)晶體管200指的是鰭式場(chǎng)效應(yīng)晶體 管（FinFET)200。FinFET200指的是任何基于鰭的、多柵極晶體管。在一些實(shí)施例中，術(shù)語(yǔ) 場(chǎng)效應(yīng)晶體管200指的是平面金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（M0SFET)。諸如柵極全包 圍（GAA)場(chǎng)效應(yīng)晶體管或隧道場(chǎng)效應(yīng)晶體管（TFET)的其他晶體管結(jié)構(gòu)和類似結(jié)構(gòu)均在本 發(fā)明的預(yù)期范圍內(nèi)。場(chǎng)效應(yīng)晶體管200可以包括在微處理器、存儲(chǔ)器單元、和/或其他集成 電路（1C)中。
[0029] 可以使用CMOS技術(shù)處理進(jìn)一步處理圖1的場(chǎng)效應(yīng)晶體管。因此，應(yīng)當(dāng)理解，可以 在圖1的方法100之前、期間和之后提供額外的工藝，并且在本文中可以僅簡(jiǎn)要描述一些其 他工藝。同樣，簡(jiǎn)化的圖1至圖2J用于更好地理解本發(fā)明的構(gòu)思。例如，雖然圖中示出了 場(chǎng)效應(yīng)晶體管200的接觸蝕刻停止層224、234,但是應(yīng)當(dāng)理解，場(chǎng)效應(yīng)晶體管200可以是1C 的一部分，1C還包括諸如電阻器、電容器、電感器、熔斷器等的多個(gè)其他器件。
[0030] 參照?qǐng)D1和圖2A，方法100開始于步驟102,其中提供了位于襯底202上方的包括 側(cè)壁220s和頂面220t的柵極結(jié)構(gòu)220。在至少一個(gè)實(shí)施例中，襯底202可以包括硅襯底。 在一些可選實(shí)施例中，襯底202可以由一些其他合適的元素半導(dǎo)體（諸如金剛石或鍺）；合 適的化合