集成驅(qū)動電阻的dmos器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別涉及一種集成驅(qū)動電阻的DMOS器件及其制作方法。
【背景技術(shù)】
[0002]DMOS器件與互補金屬氧化物半導體(Complementary Metal OxideSemiconductor, CMOS)結(jié)構(gòu)類似，也有源、漏、柵等電極，但是漏端擊穿電壓高。DMOS器件主要有兩種類型，垂直雙擴散金屬氧化物半導體場效應管VDM0SFET (verticaldouble-diffused MOSFET)和橫向雙擴散金屬氧化物半導體場效應管LDM0SFET (lateraldouble-dif fused M0SFET)。
[0003]參照圖1，DMOS器件是由成百上千的單一結(jié)構(gòu)的DMOS單元所組成的，這些單元的數(shù)目是根據(jù)一個芯片所需要的驅(qū)動能力所決定的，DMOS器件的性能直接決定了芯片的驅(qū)動能力和芯片面積，故而DMOS單元的性能也是至關(guān)重要的，但DMOS單元處于高頻狀態(tài)時，由于輸入阻抗降低，在某個頻率范圍內(nèi)甚至變成負阻，導致開關(guān)速度過快，從而引發(fā)高頻振蕩。

【發(fā)明內(nèi)容】

[0004](一)要解決的技術(shù)問題
[0005]本發(fā)明要解決的技術(shù)問題是:如何降低DMOS單元的開關(guān)速度，抑制高頻振蕩。
[0006](二)技術(shù)方案
[0007]為解決上述技術(shù)問題，本發(fā)明提供了一種集成驅(qū)動電阻的DMOS器件，所述DMOS器件包括:柵端口、驅(qū)動電阻和若干DMOS單元，每個DMOS單元均包括柵極，所述柵端口與所述驅(qū)動電阻的一端連接，所述驅(qū)動電阻的另一端與每個DMOS單元的柵極分別連接。
[0008]其中，所述DMOS器件還包括:外延層，所述外延層上表面設(shè)有柵氧化層，所述柵極為柵極多晶硅，所述驅(qū)動電阻和所述柵極多晶硅設(shè)于柵氧化層上表面。
[0009]其中，所述外延層內(nèi)設(shè)有體區(qū)，所述體區(qū)內(nèi)設(shè)有N阱區(qū)和P阱區(qū)，所述N阱區(qū)為所述DMOS單元的源極，所述DMOS器件還包括:源端口，所述源端口與每個DMOS單元的源極連接。
[0010]其中，所述外延層下表面設(shè)有襯底，所述襯底為所述DMOS單元的漏極，所述DMOS器件還包括:漏端口，所述漏端口與每個DMOS單元的漏極連接。
[0011]本發(fā)明還公開了一種用于制作所述的DMOS器件的制作方法，所述方法包括:
[0012]S1:在襯底的上表面生長外延層；
[0013]S2:在所述外延層的上表面從下到上依次生長柵氧化層和多晶硅層；
[0014]S3:對所述多晶硅層上表面除待設(shè)置驅(qū)動電阻外的區(qū)域進行摻雜；
[0015]S4:對摻雜后的多晶硅層進行刻蝕，保留所述待設(shè)置驅(qū)動電阻的區(qū)域，并形成柵極多晶硅，所述柵極多晶硅為DMOS單元的柵極；
[0016]S5:對所述待設(shè)置驅(qū)動電阻的區(qū)域進行摻雜，以形成所述驅(qū)動電阻；
[0017]S6:將所述驅(qū)動電阻的一端和所述柵極多晶硅相連，所述驅(qū)動電阻的另一端與DMOS器件的柵端口連接。
[0018]其中，步驟S6包括:
[0019]S601:在上一步所形成的結(jié)構(gòu)上表面淀積介質(zhì)層，并在所述驅(qū)動電阻上方的介質(zhì)層上開設(shè)第一接觸孔和第二接觸孔，在所述柵極多晶硅上方的介質(zhì)層上開設(shè)第三接觸孔；
[0020]S602:進行金屬淀積和回刻，以使得所述驅(qū)動電阻通過所述第二接觸孔和第三接觸孔相連接，所述驅(qū)動電阻通過第一接觸孔與所述柵端口連接。
[0021]其中，在步驟SI和步驟S2之間還包括:
[0022]SlOl:在所述外延層上表面生長初始氧化層；
[0023]S102:剝除所述初始氧化層，以打開有源區(qū)；
[0024]步驟S2中，所述柵氧化層和多晶硅層生長于所述有源區(qū)內(nèi)。
[0025]其中，步驟S4和S5還包括:
[0026]S401:對所述外延層進行注入，以形成體區(qū)；
[0027]步驟S5還包括:
[0028]對除位于所述驅(qū)動電阻正下方以外的體區(qū)均進行注入摻雜，以形成N阱區(qū)，所述N阱區(qū)為DMOS單元的源極；
[0029]步驟S5和S6之間還包括:
[0030]在上一步所形成的結(jié)構(gòu)的上表面淀積側(cè)墻，利用所述側(cè)墻向所述體區(qū)進行注入，以形成P阱區(qū)；
[0031]步驟S601還包括:在所述源極之上開設(shè)第四接觸孔；
[0032]步驟S602還使得所述源極與所述DMOS器件的源端口連接。
[0033]其中，步驟S6之后還包括:
[0034]對所述襯底下表面進行減薄和金屬沉積處理，所述襯底為DMOS單元的漏極，將所述漏極與所述DMOS器件的漏端口連接。
[0035]其中，步驟S5還包括:通過調(diào)整對所述待設(shè)置驅(qū)動電阻的區(qū)域的摻雜濃度，以調(diào)整所述驅(qū)動電阻的阻值。
[0036](三)有益效果
[0037]本發(fā)明通過在DMOS器件中設(shè)置柵端口的驅(qū)動電阻，降低了 DMOS單元的開關(guān)速度，并抑制了高頻振蕩。
【附圖說明】
[0038]圖1是現(xiàn)有技術(shù)中的DMOS器件的結(jié)構(gòu)示意圖；
[0039]圖2是本發(fā)明一種實施方式的集成驅(qū)動電阻的DMOS器件的結(jié)構(gòu)示意圖；
[0040]圖3是圖2所示的DMOS器件的制作方法的流程圖；
[0041]圖4是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第I步的示意圖；
[0042]圖5是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第2步的示意圖；
[0043]圖6是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第3步的示意圖；
[0044]圖7是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第4步的示意圖；
[0045]圖8是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第5步的示意圖；
[0046]圖9是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第6步的示意圖；
[0047]圖10是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第7步的示意圖；
[0048]圖11是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第8步的示意圖；
[0049]圖12是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第9步的示意圖；
[0050]圖13是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第10步的示意圖；
[0051]圖14是本發(fā)明一種實施例的集成驅(qū)動電阻的DMOS器件的制作方法中第11步的示意圖。
【具體實施方式】
[0052]下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0053]圖2是本發(fā)明一種實施方式的集成驅(qū)動電阻的DMOS器件的結(jié)構(gòu)示意圖；參照圖2，所述DMOS器件包括:柵端口、驅(qū)動電阻和若干DMOS單元，每個DMOS單元均包括柵極，所述柵端口與所述驅(qū)動電阻的一端連接，所述驅(qū)動電阻的另一端與每個DMOS單元的柵極分別連接。
[0054]為保證驅(qū)動電阻的體積足夠小，以節(jié)省電路的布線空間，優(yōu)選地，所述DMOS器件還包括:外延層，所述外延層上表面設(shè)有柵氧化層，所述柵極為柵極多晶硅，所述驅(qū)動電阻和所述柵極多晶硅設(shè)于柵氧化層上表面。
[0055]優(yōu)選地，所述外延層內(nèi)設(shè)有體區(qū)，所述體區(qū)內(nèi)設(shè)有N阱區(qū)(即圖中的“N+”區(qū)域)和P阱區(qū)(即圖中的“P+”區(qū)域)，所述N阱區(qū)為所述DMOS單元的源極，所述DMOS器件還包括:源端口，所述源端口與每個DMOS單元的源極連接。
[0056]優(yōu)選地，所述外延層下表面設(shè)有襯底，所述襯底為所述DMOS單元的漏極，所述DMOS器件還包括:漏端口，所述漏端口與每個DMOS單元的漏極連接。
[0057]本發(fā)明還公開了一種用于制作所述的DMOS器件的制作方法，參照圖3，所述方法包括:
[0058]S1:在襯底的上表面生長外延層；
[0059]S2:在所述外延層的上表面從下到上依次生長柵氧化層和多晶硅層；
[0060]S3:對所述多晶硅層上表面除待設(shè)置驅(qū)動電阻外的區(qū)域進行摻雜；
[0061]S4:對摻雜后的多晶硅層進行刻蝕，保留所述待設(shè)置驅(qū)動電阻的區(qū)域，并形成柵極多晶硅，所述柵極多晶硅為DMOS單元的柵極；
[0062]S5:對所述待設(shè)置驅(qū)動電阻的區(qū)域進行摻雜，以形成所述驅(qū)動電阻；
[0063]S6:將所述驅(qū)動電阻的一端和所述柵極多晶硅相連，所述驅(qū)動電阻的另一端與DMOS器件的柵端口連接。
[0064]為便于實現(xiàn)步驟S6，優(yōu)選地，步驟S6包括:
[0065]S601:在上一步所形成的結(jié)構(gòu)上表面淀積介質(zhì)層，并在所述驅(qū)動電阻上方的介質(zhì)層上開設(shè)第一接觸孔和第二接觸孔，在所述柵極多晶硅上方的介質(zhì)層上開設(shè)第三接觸孔；
[0066]S602:進行金屬淀積和回刻，以使得所述驅(qū)動電阻通過所述第二接觸孔和第三接觸孔相連接，所述驅(qū)動電阻通過第一接觸孔與所述柵端口連接。
[0067]優(yōu)選地，在步驟SI和步驟S2之間還包括:
[0068