像素單元及其制備方法、陣列基板和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示領(lǐng)域，尤其涉及一種像素單元及其制備方法、陣列基板和顯示裝置。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display，簡(jiǎn)稱TFT LCD)的基本結(jié)構(gòu)包括:陣列基板和對(duì)向基板。其中，陣列基板和對(duì)向基板之間充滿液晶層，通過(guò)對(duì)盒工藝形成液晶盒(Cell)結(jié)構(gòu)。
[0003]在陣列基板的襯底基板10上分布著若干個(gè)像素單元。圖1為現(xiàn)有技術(shù)陣列基板上像素單元的剖面示意圖。請(qǐng)參照?qǐng)D1，每一個(gè)像素單元包括:薄膜晶體管(TFT) 20、像素電極41和公共電極43。
[0004]該薄膜晶體管20包括:柵極21、形成于柵極21上方的柵絕緣層22、形成于柵絕緣層22上方的有源層23，以及形成于有源層23上方的源極24和漏極25。一般情況下，柵極絕緣層22由SiNx材料制備。像素電極41和公共電極43 —般由ITO材料制備，兩者之間由鈍化層42隔開(kāi)。
[0005]像素電極41和漏極25之間，采用有機(jī)膜(Organic layer) 30做絕緣層。采用有機(jī)膜絕緣層，好處在于其絕緣性能較無(wú)機(jī)絕緣層(一般由SiNxM料制備)更好，且其容易形成較厚的膜層。一般情況下，SiNx絕緣層的厚度一般在0.2?0.6 μ m，而有機(jī)膜絕緣層的厚度可以達(dá)到2μπι。漏極25和像素電極41之間絕緣層的厚度越大，源極/漏極(24、25)和像素電極41之間的距離越大，形成的耦合電容(Cpd)更小，顯示的畫(huà)面品質(zhì)會(huì)更好。
[0006]為了使像素電極41與薄膜晶體管的漏極25電性連接，需要在有機(jī)膜絕緣層上形成過(guò)孔(Organic Via Hole) 50。但是，由于有機(jī)膜絕緣層厚度較大，導(dǎo)致過(guò)孔50的深度深(可達(dá)2 μπι)，坡度大，容易出現(xiàn)過(guò)孔側(cè)面搭接的導(dǎo)電材料斷裂的情況。此外，過(guò)孔50的深度深、平坦度差，也會(huì)產(chǎn)生Rubbing Mura(通過(guò)棍去摩擦取向膜，mura[灰階]不良)的情況。此外，當(dāng)采用較大厚度的無(wú)機(jī)絕緣層時(shí)，同樣會(huì)出現(xiàn)上述情況。
[0007]為了避免上述情況，現(xiàn)有技術(shù)采用直接降低過(guò)孔坡度的辦法。圖2為現(xiàn)有技術(shù)陣列基板上降低過(guò)孔坡度后的像素單元的結(jié)構(gòu)示意圖。請(qǐng)參照?qǐng)D2，通過(guò)工藝條件控制過(guò)孔坡度，可以緩解上述情況。但是，在過(guò)孔深度一定的前提下，要減小過(guò)孔坡度，就需要增加過(guò)孔尺寸，這需要過(guò)孔處空間尺寸足夠大才行。實(shí)際上由于像素單元排列緊密，過(guò)孔空間尺寸有限，該降低過(guò)孔坡度的方法很難實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0008](一 )要解決的技術(shù)問(wèn)題
[0009]鑒于上述技術(shù)問(wèn)題，本發(fā)明提供了一種像素單元及其制備方法、陣列基板和顯示裝置，以低成本、高可行性地實(shí)現(xiàn)過(guò)孔坡度的降低。
[0010](二)技術(shù)方案
[0011]根據(jù)本發(fā)明的一個(gè)方面，提供了一種像素單元。該像素單元包括:薄膜晶體管；絕緣層，形成于薄膜晶體管的上方，該絕緣層的預(yù)設(shè)位置形成過(guò)孔，以露出下方的薄膜晶體管的漏極；像素電極，形成于絕緣層的上方，其與薄膜晶體管的漏極在過(guò)孔處電性連接；以及第一墊高層和/或第二墊高層，形成于過(guò)孔的下方，將過(guò)孔墊高。
[0012]根據(jù)本發(fā)明的另一個(gè)方面，還提供了一種像素單元的制備方法。該制備方法包括:制作薄膜晶體管，其中，在與預(yù)設(shè)過(guò)孔位置相對(duì)應(yīng)區(qū)域形成第一墊高層和/或第二墊高層；在薄膜晶體管上方形成絕緣層，在該絕緣層的預(yù)設(shè)過(guò)孔位置加工過(guò)孔，以露出下方的薄膜晶體管的漏極，第一墊高層和/或第二墊高層將過(guò)孔墊高；在絕緣層的上方制作像素電極，與薄膜晶體管的漏極在過(guò)孔處電性連接；其中，第一墊高層與薄膜晶體管的柵極同時(shí)形成且兩者不電性連接，第二墊高層與薄膜晶體管的有源層同時(shí)形成且兩者不電性連接。
[0013]根據(jù)本發(fā)明的再一個(gè)方面，還提供了一種陣列基板。該陣列基板包括:襯底基板；柵線，形成于襯底基板上；以及數(shù)據(jù)線，形成于襯底基板上，與柵線大體垂直；其中，由柵線和數(shù)據(jù)線之間限定出若干個(gè)像素區(qū)域，每個(gè)像素區(qū)域至少包含一上述的像素單元。
[0014]根據(jù)本發(fā)明的又一個(gè)方面，還提供了一種顯示裝置。該顯示裝置包括:上述的陣列基板。
[0015](三)有益效果
[0016]從上述技術(shù)方案可以看出，本發(fā)明像素單元及其制備方法、陣列基板和顯示裝置具有以下有益效果:
[0017](I)通過(guò)在有機(jī)膜過(guò)孔底部增加墊高層來(lái)降低過(guò)孔的坡度，降低像素電極與漏極搭接時(shí)導(dǎo)電材料斷裂的風(fēng)險(xiǎn)；
[0018](2)墊高層由工藝過(guò)程中未被刻蝕的柵極金屬層和/或有源層構(gòu)成，不會(huì)增加任何生產(chǎn)成本和工藝難度。
【附圖說(shuō)明】
[0019]圖1為現(xiàn)有技術(shù)陣列基板上像素單元的剖面示意圖；
[0020]圖2為現(xiàn)有技術(shù)陣列基板上降低過(guò)孔坡度后的像素單元的結(jié)構(gòu)示意圖；
[0021]圖3為根據(jù)本發(fā)明第一實(shí)施例像素單元的結(jié)構(gòu)示意圖；
[0022]圖4為根據(jù)本發(fā)明第二實(shí)施例像素單元制備方法的流程圖；
[0023]圖5為根據(jù)本發(fā)明第三實(shí)施例陣列基板的俯視圖。
[0024]【主要元件】
[0025]1-柵線；2-數(shù)據(jù)線；
[0026]10-玻璃基板；
[0027]20-薄膜晶體管；
[0028]21-柵極；22-柵絕緣層；
[0029]23-有源層； 24-源極；
[0030]25-漏極；
[0031]30-有機(jī)膜絕緣層；
[0032]41-像素電極；43-公共電極
[0033]42-鈍化層；
[0034]50-過(guò)孔；
[0035]51-第一墊高層；52-第二墊高層。
【具體實(shí)施方式】
[0036]本發(fā)明通過(guò)在過(guò)孔底部增加墊高層來(lái)降低過(guò)孔的深度和坡度，進(jìn)而降低像素電極與漏極搭接時(shí)導(dǎo)電材料斷裂的風(fēng)險(xiǎn)，該墊高層由工藝過(guò)程中未被刻蝕的柵極金屬層和/或有源層構(gòu)成，不會(huì)增加任何生產(chǎn)成本和工藝難度。
[0037]以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。需要說(shuō)明的是，在附圖或說(shuō)明書(shū)描述中，附圖中未繪示或描述的實(shí)現(xiàn)方式，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式。
[0038]—、第一實(shí)施例
[0039]在本實(shí)施例中，提供了一種像素單元。下面參照?qǐng)D3來(lái)詳細(xì)說(shuō)明本實(shí)施例像素單元的結(jié)構(gòu)。需要明確的是，本實(shí)施例中定義的像素單元，并不包括柵線和數(shù)據(jù)線。該像素單元，在適當(dāng)?shù)卦O(shè)置柵線和數(shù)據(jù)線之后，可以用于形成普通的陣列基板，或者形成雙柵型(Dual-gate)陣列基板。
[0040]圖3為根據(jù)本發(fā)明第一實(shí)施例像素單元的結(jié)構(gòu)示意圖。請(qǐng)參照?qǐng)D3，本實(shí)施例像素單元包括:薄膜晶體管20、像素電極41和公共電極43。
[0041]該薄膜晶體管20為底柵型場(chǎng)效應(yīng)晶體管，包括:柵極21、形成于柵極21上方的柵絕緣層22、形成于柵絕緣層22上方的有源層23，以及形成于有源層23上方的源極24和漏極25。其中，漏極延伸至預(yù)設(shè)的過(guò)孔位置的下方。
[0042]在薄膜晶體管20的上方，制備有機(jī)膜絕緣層30。像素電極41和公共電極43制備于有機(jī)膜絕緣層30上方，兩者之間由鈍化層42隔開(kāi)。其中，像素電極41和/或公共電極43為透明電極，可以是ITO或IZO等透明導(dǎo)電材料的單層膜，或者為ITO或IZO等透明導(dǎo)電材料組成的復(fù)合膜。
[0043]在薄膜晶體管20和像素電極41之間的有機(jī)膜絕緣層30上，形成有過(guò)孔50。該過(guò)孔50呈倒圓臺(tái)形狀，其沿深度方向徑向尺寸逐漸減小。像素電極41通過(guò)形成于過(guò)孔側(cè)壁的導(dǎo)電材料跨接至薄膜晶體管的漏極(25)。
[0044]請(qǐng)參照?qǐng)D3，為了降低過(guò)孔的深度，在漏極和像素電極連接區(qū)域和柵絕緣層22之間，還包括:第一墊高層51和第二墊高層52。其中，該第一墊高層為在制備柵極過(guò)程中，在過(guò)孔位置的下方保留下來(lái)的柵極材料。并且，該第一墊高層51僅起到墊高的作用，與柵極21不電性連接。該第二墊高層52為在制備有源層過(guò)程中，在過(guò)孔位置的下方保留下來(lái)的有源層材料。同樣，該第二墊高層僅起到墊高的作用，同樣與有源層23不電性連接。
[0045]其中，第一墊高層51和第二墊高層52的形狀可以根據(jù)需要進(jìn)行設(shè)計(jì)，其可以為方形、圓形、橢圓形等等，只要在相應(yīng)掩模板上設(shè)計(jì)上對(duì)應(yīng)形狀的圖案即可。并且，第一墊高層51和第二墊高層52的形狀可以相同，也可以不同。關(guān)于柵極21和有源層23的材料，可以在現(xiàn)有技術(shù)中進(jìn)行合理選擇，此處不再贅述。
[0046]需要特別注意的是，請(qǐng)參照?qǐng)D3，在柵絕緣層22和第二墊高層52之間形成有臺(tái)階，這是由于第一墊高層51和第二墊高層52形狀相同，且第一墊高層51的徑向尺寸大于第二墊高層52的徑向尺寸所導(dǎo)致的，如此設(shè)計(jì)，可以緩解漏極的陡峭程度，避免其斷線。
[0047]通過(guò)增加第一墊高層51和第二墊高層52，過(guò)孔底部膜層