b)在完成常規(guī)歐姆金屬電極8后，采用氧等離子體處理方法進(jìn)行第一次氧化，消耗部分勢(shì)皇層6，使其厚度減為原來(lái)的一半，同時(shí)表面生成第一層氧化介質(zhì)9 ;此時(shí)溝道中仍保留二維電子氣7 ；
c)進(jìn)行器件隔離10，制作掩膜11，在預(yù)留制作E模器件柵腳的區(qū)域12開(kāi)孔，進(jìn)行第二次氧化，二次氧化與一次氧化采用的工藝條件相同，E模器件柵腳區(qū)域12的勢(shì)皇層6完全被消耗，表面生成第二層氧化介質(zhì)13，二維電子氣7耗盡；
d)在掩膜11上預(yù)留制作D模器件柵腳的區(qū)域14開(kāi)孔；
e)同時(shí)制作E器件柵電極15和D模器件柵電極16，構(gòu)成集成的GaNE模MIS-HEMT器件17和D模MIS-HEMT器件18。
[0021]其中，AlN插入層5厚度dAIN為0.5nm ( dAIN ( 2nm，勢(shì)皇層6包括AlxGal-xN，其中0.5彡x彡I和AlxInl-xN，其中0.8彡χ彡1，勢(shì)皇層6厚度dbarrier為2nm ( dbarrier^ 10nm，AlyGal-yN 緩沖層 3 中的 Al 組分 y 為 O 彡 y 彡 0.08，襯底 I 包括 SiC,藍(lán)寶石、Si或GaN。
[0022]實(shí)施例1:
在SiC襯底上生長(zhǎng)AlN成核層2，再生長(zhǎng)I μ m GaN為緩沖層3、40nm不摻雜GaN作為溝道層4，1.5nmAlN插入層5，最后覆蓋6nm不摻雜A10.72In0.18N勢(shì)皇層5，其中二維電子氣7濃度為1.87X 1013cm_2，構(gòu)成用于E/D集成的AlInN/AlN/GaN異質(zhì)結(jié)構(gòu)材料。在完成常規(guī)的歐姆金屬電極8后，進(jìn)行第一次氧化處理，該氧化條件可消耗3nm A10.72 In0.18N勢(shì)皇層5，生成第一層氧化介質(zhì)9，然后采用B離子注入的方法進(jìn)行隔離10，制作掩膜11，在預(yù)留制作E模器件柵腳的區(qū)域12光刻開(kāi)窗，去除E模器件柵腳介質(zhì)9，再進(jìn)行第二次氧化，該氧化條件與第一次氧化條件完全相同，即消耗剩余的3nm A10.72 In0.18N勢(shì)皇層5，生成第二層氧化介質(zhì)13，此時(shí)除柵腳介質(zhì)外，E模器件柵腳區(qū)域12僅保留1.5nm AlN插入層5，二維電子氣被完全耗盡；然后在預(yù)留制作D模器件柵腳的區(qū)域14光刻開(kāi)窗，最后同時(shí)制作E模器件柵電極15和D模器件柵電極16，從而完成集成的GaN E模MIS-HEMT器件17和D模MIS-HEMT器件18的制備。
[0023]實(shí)施例2:
在SiC襯底上生長(zhǎng)AlN成核層2，再生長(zhǎng)I μ m A10.08Ga0.92N為緩沖層3，生長(zhǎng)20nm不摻雜GaN作為溝道層4，2nmAlN插入層5，最后覆蓋4nm不摻雜A10.5Ga0.5N勢(shì)皇層5，其中二維電子氣7濃度為1.32X1013cm_2，構(gòu)成用于E/D集成的AlGaN/AlN/GaN異質(zhì)結(jié)構(gòu)材料。在完成常規(guī)的歐姆金屬電極8后，進(jìn)行第一次氧化處理，該氧化條件可消耗2nm A10.5Ga0.5N勢(shì)皇層5，生成第一層氧化介質(zhì)9，然后采用B離子注入的方法進(jìn)行隔離10，制作掩膜11，在預(yù)留制作E模器件柵腳的區(qū)域12光刻開(kāi)窗，去除E模器件柵腳介質(zhì)9，再進(jìn)行第二次氧化，該氧化條件與第一次氧化條件完全相同，即消耗剩余的2nm A10.5Ga0.5N勢(shì)皇層5，生成第二層氧化介質(zhì)13，此時(shí)除柵腳介質(zhì)外，E模器件柵腳區(qū)域12僅保留2nm AlN插入層5，由于采用了 A10.08Ga0.92N為緩沖層3作為背勢(shì)皇，二維電子氣被完全耗盡；然后在預(yù)留制作D模器件柵腳的區(qū)域14光刻開(kāi)窗，最后同時(shí)制作E模器件柵電極15和D模器件柵電極16，從而完成集成的GaN E模MIS-HEMT器件17和D模MIS-HEMT器件18的制備。
[0024]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出:對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種基于二次氧化法的GaN E/D集成器件制備方法，其特征在于:其制備步驟依次包括如下: a)在襯底(I)上依次生長(zhǎng)成核層(2)、AlyGai_yN緩沖層(3)、GaN溝道層(4)、A1N插入層(5)、勢(shì)皇層(6)，構(gòu)成GaN HEMT異質(zhì)結(jié)構(gòu)，在AlN插入層(5)與GaN溝道層(4)之間異質(zhì)界面處形成二維電子氣(7); b)在完成常規(guī)歐姆金屬電極(8)后，進(jìn)行第一次氧化，消耗部分勢(shì)皇層(6)，使其厚度減為原來(lái)的一半，同時(shí)表面生成第一層氧化介質(zhì)Al2O3 (9);此時(shí)在AlN插入層(5)與GaN溝道層(4 )之間異質(zhì)界面處仍保留二維電子氣(7 ); c)進(jìn)行器件隔離(10)，制作掩膜(11)，在預(yù)留制作E模器件柵腳的區(qū)域(12)開(kāi)孔，進(jìn)行第二次氧化，二次氧化與一次氧化采用的工藝條件相同，E模器件柵腳區(qū)域(12)的勢(shì)皇層(6)完全被消耗，表面生成第二層氧化介質(zhì)Al2O3 (13)，二維電子氣(7)耗盡； d)在掩膜(11)上預(yù)留制作D模器件柵腳的區(qū)域(14)開(kāi)孔； e)同時(shí)制作E器件柵電極(15)和D模器件柵電極(16)，構(gòu)成集成的GaNE模MIS-HEMT器件(17 )和D模MIS-HEMT器件(18 )。
2.根據(jù)權(quán)利要求1所述的基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:所述AlN插入層(5)厚度dAIN為0.5nm彡dAIN ^ 2nm。
3.根據(jù)權(quán)利要求1所述的一種基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:勢(shì)皇層(6)包括AlxGai_xN，其中0.5彡x彡I和AlxIrvxN,其中0.8彡x彡I。
4.根據(jù)權(quán)利要求3所述的一種基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:勢(shì)皇層(6)厚度 dbarrier為 2nm ( dbarrier^ 1nm0
5.根據(jù)權(quán)利要求1所述的一種基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:AlyGai_yN緩沖層(3)中的Al組分y為O彡y彡0.08。
6.根據(jù)權(quán)利要求1所述的一種基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:襯底(O包括SiC、藍(lán)寶石、Si或GaN。
7.根據(jù)權(quán)利要求1所述的一種基于二次氧化法的GaNE/D集成器件制備方法，其特征在于:所述步驟(b)氧化采用采用氧等離子體處理方法、濕法氧化或者電化學(xué)法氧化中的一種。
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種基于二次氧化法的GaN E/D集成器件的制備方法，基于傳統(tǒng)耗盡型AlGaN（AlInN）/AlN/GaN異質(zhì)結(jié)構(gòu)，采用氧化方法精確控制勢(shì)壘層厚度，一次氧化使勢(shì)壘層減薄到原來(lái)厚度的一半，溝道中仍保持高濃度二維電子氣，氧化生成的介質(zhì)作為D模器件柵介質(zhì)；然后將E模器件柵腳區(qū)域的介質(zhì)去除，再進(jìn)行二次氧化，將勢(shì)壘層完全消耗，溝道中二維電子氣耗盡，同時(shí)生成E模器件柵腳介質(zhì)，兩次氧化工藝完成相同，使得E、D模器件工藝完全兼容、柵介質(zhì)厚度相同，保證了器件結(jié)構(gòu)和器件性能相匹配。本發(fā)明采用氧化方法減薄勢(shì)壘層實(shí)現(xiàn)E模器件制備，工藝可控性高；使E、D模工藝完全兼容且E、D模器件柵介質(zhì)厚度相同、性能匹配，有利于提高GaN E/D集成電路的成品率。
【IPC分類(lèi)】H01L27-06, H01L21-8248, H01L21-28, H01L29-78
【公開(kāi)號(hào)】CN104835819
【申請(qǐng)?zhí)枴緾N201510060278
【發(fā)明人】孔月嬋, 周建軍, 孔岑
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第五十五研究所
【公開(kāi)日】2015年8月12日
【申請(qǐng)日】2015年6月1日