一種基于二次氧化法的GaN E/D集成器件制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及屬于半導(dǎo)體場(chǎng)效應(yīng)管及其集成電路技術(shù)領(lǐng)域，具體涉及一種基于二次氧化法的GaN E/D集成器件的制備方法。
【背景技術(shù)】
[0002]近年來(lái)，隨著GaN微波功率器件向?qū)嵱没l(fā)展，GaN材料在高速數(shù)字和混和信號(hào)電路中的應(yīng)用吸引了越來(lái)越廣泛的關(guān)注，旨在充分發(fā)揮其高電子漂移速度和高擊穿電壓的優(yōu)勢(shì)，在保持高速性能的同時(shí)獲得理想的電壓擺幅，以應(yīng)對(duì)Si基集成電路擊穿電壓隨器件尺寸縮小而迅速下降的難題。特別是近兩年，GaN高頻器件和E/D集成研宄逐漸成為了國(guó)際研宄熱點(diǎn)，并被稱為下一代GaN電子器件與集成電路技術(shù)。GaN材料特有的極化特性使得常規(guī)AlGaN/GaN HEMT為本征η溝道耗盡型晶體管，因此如何實(shí)現(xiàn)與GaN耗盡型器件工藝兼容的增強(qiáng)型器件并穩(wěn)定可控成為發(fā)展GaN基集成電路亟待解決的關(guān)鍵問(wèn)題。
[0003]一般而言，數(shù)字電路中要求增強(qiáng)型器件具有較高的跨導(dǎo)，低的導(dǎo)通電阻，低的膝電壓，大的輸出電壓擺幅，此外，最重要的是實(shí)現(xiàn)增強(qiáng)型器件的工藝必須與耗盡型器件工藝兼容。由于缺乏合適的絕緣柵介質(zhì)材料，同時(shí)受離子注入摻雜技術(shù)以及高效P型外延摻雜等技術(shù)的限制，目前，基于GaN基異質(zhì)結(jié)構(gòu)實(shí)現(xiàn)增強(qiáng)型器件的方法主要有兩大類，第一類是在耗盡型器件材料的基礎(chǔ)上通過(guò)工藝方法實(shí)現(xiàn)，如挖槽工藝，氟離子注入技術(shù)等，通過(guò)后工藝方法將柵極區(qū)域二維電子氣耗盡，以實(shí)現(xiàn)增強(qiáng)型器件；第二類是從材料結(jié)構(gòu)出發(fā)，通過(guò)新型材料結(jié)構(gòu)的設(shè)計(jì)使原始材料中的二維電子氣耗盡，后工藝中再根據(jù)需要恢復(fù)二維電子氣，實(shí)現(xiàn)本征增強(qiáng)型器件，如InGaN、p型(Al)GaN帽層結(jié)構(gòu)，薄勢(shì)皇結(jié)構(gòu)，MOS結(jié)構(gòu)等。
[0004]一方面，基于耗盡型器件材料結(jié)構(gòu)采用傳統(tǒng)柵挖槽工藝實(shí)現(xiàn)增強(qiáng)型器件需將原勢(shì)皇層厚度(約20-30nm)減薄到5nm以下，勢(shì)皇層深挖槽工藝的可控性和重復(fù)性難以保證，而且不可避免地帶來(lái)刻蝕損傷從而降低器件的飽和電流，增大柵漏電；而氟離子注入技術(shù)也存在工藝一致性和可控性不高以及高溫下氟離子可動(dòng)性導(dǎo)致的器件可靠性問(wèn)題，難以滿足大規(guī)模應(yīng)用需求。另一方面，新型本征增強(qiáng)型材料結(jié)構(gòu)設(shè)計(jì)，可以較好的控制增強(qiáng)型器件的閾值電壓，提高器件的一致性，目前成為制備單一增強(qiáng)型器件的主流方法，但由于其材料結(jié)構(gòu)本身限制，無(wú)法兼容E、D模器件對(duì)材料結(jié)構(gòu)的要求，不適用于E/D集成，如HRL實(shí)驗(yàn)室研制的E/D集成電路中，其針對(duì)E模器件和D模器件分別采用了不同的材料結(jié)構(gòu)，以獲得本征的增強(qiáng)型器件和耗盡型器件。

【發(fā)明內(nèi)容】

[0005]發(fā)明目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種基于二次氧化法的GaN E/D集成器件，尤其是一種E、D模器件材料兼容、工藝兼容、可規(guī)模集成的GaN E/D集成MIS-HEMT器件的制備方法。
[0006]技術(shù)方案:為解決上述技術(shù)問(wèn)題，本發(fā)明的一種基于二次氧化法的GaN E/D集成器件制備方法，其制備步驟依次包括如下: a)在襯底上依次生長(zhǎng)成核層、AlyGa1^yN緩沖層、GaN溝道層、AlN插入層、勢(shì)皇層，構(gòu)成GaN HEMT異質(zhì)結(jié)構(gòu)，在AlN插入層與GaN溝道層之間異質(zhì)界面處形成二維電子氣；
b)在完成常規(guī)歐姆金屬電極后，進(jìn)行第一次氧化，消耗部分勢(shì)皇層，使其厚度減為原來(lái)的一半，同時(shí)表面生成第一層氧化介質(zhì)Al2O3;此時(shí)在AlN插入層與GaN溝道層之間異質(zhì)界面處仍保留二維電子氣；
c)進(jìn)行器件隔離，制作掩膜，在預(yù)留制作E模器件柵腳的區(qū)域開孔，進(jìn)行第二次氧化，二次氧化與一次氧化采用的工藝條件相同，E模器件柵腳區(qū)域的勢(shì)皇層完全被消耗，表面生成第二層氧化介質(zhì)Al2O3，隨著勢(shì)皇層的減薄，由于表面勢(shì)耗盡作用增強(qiáng)，二維電子氣濃度降低，直至二維電子氣耗盡；本思路中氧化法作為減薄勢(shì)皇層的一種方法，相比直接刻蝕法，穩(wěn)定性提高；二次氧化是為了 E/D兼容性好；
d)在掩膜上預(yù)留制作D模器件柵腳的區(qū)域開孔；
e)同時(shí)制作E器件柵電極和D模器件柵電極，構(gòu)成集成的GaNE模MIS-HEMT器件和D模MIS-HEMT器件。
[0007]進(jìn)一步地，所述AlN插入層5厚度dAIN為0.5nm ^ dAIN ^ 2nm。
[0008]進(jìn)一步地，勢(shì)皇層6包括AlxGal-xN，其中0.5^Ξχ^Ξ?和AlxInl-xN，其中0.8彡X彡I。
[0009]進(jìn)一步地，勢(shì)皇層6 厚度 dbalTiel^ 2nm ( d barrier^ 1nm0
[0010]進(jìn)一步地，AlyGal-yN緩沖層3中的Al組分y為O < y < 0.08。
[0011]進(jìn)一步地，襯底I包括SiC、藍(lán)寶石、Si或GaN。
[0012]進(jìn)一步地，所述步驟b氧化采用采用氧等離子體處理方法、濕法氧化或者電化學(xué)法氧化中的一種。
[0013]本發(fā)明中，本發(fā)明基于傳統(tǒng)耗盡型AlGaN (AlInN)/AlN/GaN異質(zhì)結(jié)構(gòu)，采用氧化方法精確控制勢(shì)皇層厚度，一次氧化使勢(shì)皇層減薄到原來(lái)厚度的一半，溝道中仍保持高濃度二維電子氣，氧化生成的介質(zhì)作為D模器件柵介質(zhì)；然后將E模器件柵腳區(qū)域的介質(zhì)去除，再進(jìn)行二次氧化，將勢(shì)皇層完全消耗，溝道中二維電子氣耗盡，同時(shí)生成E模器件柵腳介質(zhì)，兩次氧化工藝完成相同，使得E、D模器件工藝完全兼容、柵介質(zhì)厚度相同，保證了器件結(jié)構(gòu)和器件性能相匹配。
[0014]有益效果:本發(fā)明相對(duì)于現(xiàn)有技術(shù)而言具有以下優(yōu)點(diǎn):
基于傳統(tǒng)耗盡型材料結(jié)構(gòu)實(shí)現(xiàn)E/D集成，與常規(guī)耗盡型器件工藝兼容性好；采用氧化方法減薄勢(shì)皇層，工藝穩(wěn)定性和一致性高，采用氧化工藝減薄勢(shì)皇層厚度的方法具有可控性高，片內(nèi)一致性好的優(yōu)點(diǎn)，可有效提高E、D模器件的一致性和成品率，適合規(guī)模集成電路應(yīng)用，通過(guò)氧化生成的介質(zhì)具有致密、界面態(tài)密度低的優(yōu)點(diǎn)，可以降低器件柵漏電，提高器件閾值電壓穩(wěn)定性；采用基于同一種工藝的二次氧化方法，使E、D模器件工藝完全兼容，適用于E/D集成電路制作，可提高器件和集成電路成品率；柵介質(zhì)可以降低柵漏電，提高器件的擊穿電壓，同時(shí)E模MIS-HEMT器件還可以在保持低柵漏電的同時(shí)提高正向工作電壓，從而增大電壓擺幅和飽和電流，有利于提高數(shù)模混合電路電壓驅(qū)動(dòng)能力和電流驅(qū)動(dòng)能力。此夕卜，柵介質(zhì)可提高E模器件的正向工作電壓，增大器件的電壓擺幅和飽和電流，適于大動(dòng)態(tài)范圍混和信號(hào)電路應(yīng)用。
【附圖說(shuō)明】
[0015]圖1是常規(guī)AlGaN (AlInN) /AlN/GaN異質(zhì)結(jié)構(gòu)示意圖。
[0016]圖2是本發(fā)明E/D集成的GaN MIS-HEMT器件結(jié)構(gòu)示意圖。
[0017]圖3是本發(fā)明二次氧化法制作E、D模柵腳介質(zhì)流程示意圖。
[0018]其中:圖中的I是襯底、2是成核層、3是AlyGal-yN緩沖層、4是GaN溝道層、5是AlN插入層、6是勢(shì)皇層、7是二維電子氣、8是歐姆金屬電極、9是第一層氧化介質(zhì)、10是隔離、11是掩膜、12是E模器件柵腳區(qū)域、13是第二層氧化介質(zhì)、14是D模器件柵腳區(qū)域、15是E模器件柵電極、16是D模器件柵電極。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。
[0020]如圖1~3所示，一種基于二次氧化法的GaN E/D集成器件制備方法，其制備步驟依次包括如下:
a)在襯底I上依次生長(zhǎng)成核層2、AlyGal-yN緩沖層3、GaN溝道層4、A1N插入層5、勢(shì)皇層6，構(gòu)成GaN HEMT異質(zhì)結(jié)構(gòu)，異質(zhì)界面形成二維電子氣7 ；