一種具有雙回滯特性的用于靜電防護的可控硅的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有雙回滯特性的用于靜電防護的可控硅，屬于集成電路技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]自然界的靜電放電(ESD)現(xiàn)象對集成電路的可靠性構(gòu)成嚴重的威脅。在工業(yè)界，集成電路產(chǎn)品的失效37%都是由于遭受靜電放電現(xiàn)象所引起的。而且隨著集成電路的密度越來越大，一方面由于二氧化硅膜的厚度越來越薄(從微米到納米)，器件承受的靜電壓力越來越低；另一方面，容易產(chǎn)生、積累靜電的材料如塑料，橡膠等大量使用，使得集成電路受到靜電放電破壞的幾率大大增加。
[0003]靜電放電現(xiàn)象的模式通常分為四種:HBM (人體放電模式)，麗(機器放電模式)，CDM(組件充電放電模式)以及電場感應(yīng)模式(FM)。而最常見也是工業(yè)界產(chǎn)品必須通過的兩種靜電放電模式是HBM和麗。當發(fā)生靜電放電時，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時靜電電荷產(chǎn)生的電流通常高達幾個安培，在電荷輸入引腳產(chǎn)生的電壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會造成內(nèi)部芯片的損壞，同時，在輸入引腳產(chǎn)生的高壓也會造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導致電路失效。因此，為了防止內(nèi)部芯片遭受ESD損傷，對芯片的每個引腳都要進行有效的ESD防護，對ESD電流進行泄放。
[0004]在集成電路的正常工作狀態(tài)下，靜電放電保護器件是處于關(guān)閉的狀態(tài)，不會影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時候，這個器件會開啟導通，迅速的排放掉靜電電流。
[0005]然而隨著CMOS工藝制程的不斷進步，器件尺寸不斷減小，核心電路承受ESD能力大大降低，對于低壓IC (集成電路)的ESD防護而言，一個有效的靜電放電防護器件必須能夠保證相對低的觸發(fā)電壓(不能高于被保護電路的柵氧擊穿電壓)，相對高的維持電壓(對電源防護而言，要高于電源電壓以避免閂鎖效應(yīng))，提供較強的ESD保護能力(ESD魯棒性)，并占用有限的布局面積。為了避免閂鎖風險，可以通過提高維持電流，提高維持電壓來解決。因此在保證低觸發(fā)電壓的優(yōu)點的同時，進一步提高其維持電壓顯得十分必要。
[0006]作為一種常用的ESD防護結(jié)構(gòu)，可控硅被廣泛的應(yīng)用于集成電路芯片I/O端口以及電源域的防護中?？煽毓栌兄唪敯粜?、制造工藝簡單等優(yōu)點。但可控硅也有著開啟速度慢，開啟電壓高，維持電壓低等缺點，對集成電路輸入輸出端MOS管的柵極氧化層保護不能起到很好的效果。尤其是在40nm和28nm低壓CMOS工藝下，2.5V的I/O器件ESD防護不僅要求有較低的觸發(fā)電壓，還要使維持電壓至少達到2.5V以上，以避免引起閂鎖問題。常規(guī)的可控硅往往達不到這個要求。

【發(fā)明內(nèi)容】

[0007]目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種具有雙回滯特性的用于靜電防護的可控硅。
[0008]技術(shù)方案:為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為:
一種具有雙回滯特性的用于靜電防護的可控硅，包括P型襯底、N阱、P阱、還包括P+注入?yún)^(qū)、N+注入?yún)^(qū)、多晶硅柵、淺槽隔離、陰極、陽極，所述N阱包括第一 N阱、第二 N阱，所述N+注入?yún)^(qū)包括第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一N阱、P阱、第二 N阱；所述P+注入?yún)^(qū)設(shè)置在第一 N阱上，所述第一 N+注入?yún)^(qū)跨設(shè)在第一 N阱和P阱上，所述第二 N+注入?yún)^(qū)跨設(shè)在P阱和第二 N阱上；所述多晶硅柵設(shè)置在P阱上；所述P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)均接入陽極，所述多晶硅柵和第二 N+注入?yún)^(qū)均接入陰極；所述P+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進行隔離，所述P+注入?yún)^(qū)和第一 N+注入?yún)^(qū)之間通過淺槽隔離進行隔離，所述第二 N+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進行隔離。
[0009]有益效果:本發(fā)明提供的一種具有雙回滯特性的用于靜電防護的可控硅，采用多晶硅柵、第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)在P阱上構(gòu)成內(nèi)嵌柵接地NMOS結(jié)構(gòu)，通過柵接地NMOS觸發(fā)可控硅，具有觸發(fā)電壓低的特點。同時又因為存在兩條電流泄放路徑，使得可控硅開啟時的內(nèi)部寄生三極管正反饋作用降低，從而維持電壓提高，抗閂鎖能力增強。因為本發(fā)明的器件具有觸發(fā)電壓低、維持電壓高的特點，符合低壓CMOS工藝下2.5V I/O器件的ESD窗口，能起到有效防護作用。整個防護器件結(jié)構(gòu)簡單，穩(wěn)定可靠。
【附圖說明】
[0010]圖1為本發(fā)明的剖面正視圖；
圖2為本發(fā)明的俯視圖。
【具體實施方式】
[0011]下面結(jié)合附圖對本發(fā)明作更進一步的說明。
[0012]如圖1、圖2所示，一種具有雙回滯特性的用于靜電防護的可控硅，包括P型襯底UN阱、P阱2、還包括P+注入?yún)^(qū)3、N+注入?yún)^(qū)、多晶硅柵4、淺槽隔離5、陰極6、陽極7，所述N阱包括第一 N阱8、第二 N阱9，所述N+注入?yún)^(qū)包括第一 N+注入?yún)^(qū)10、第二 N+注入?yún)^(qū)11，所述P型襯底I上沿橫向依次設(shè)置有第一 N阱8、P阱2、第二 N阱9 ;所述P+注入?yún)^(qū)3設(shè)置在第一 N阱上8，所述第一 N+注入?yún)^(qū)10跨設(shè)在第一 N阱8和P阱2上，所述第二 N+注入?yún)^(qū)10跨設(shè)在P阱2和第二 N阱9上；所述多晶硅柵4設(shè)置在P阱2上；所述P+注入?yún)^(qū)3、第一 N+注入?yún)^(qū)10均接入陽極7，所述多晶硅柵4和第二 N+注入?yún)^(qū)11均接入陰極6 ;所述P+注入?yún)^(qū)3和外部結(jié)構(gòu)之間通過淺槽隔離5進行隔離，所述P+注入?yún)^(qū)3和第一 N+注入?yún)^(qū)10之間通過淺槽隔離5進行隔離，所述第二 N+注入?yún)^(qū)11和外部結(jié)構(gòu)之間通過淺槽隔離5進行隔離。
[0013]當發(fā)生ESD事件時，由多晶硅柵、第一 N+注入?yún)^(qū)和第二 N+注入?yún)^(qū)構(gòu)成的內(nèi)嵌柵接地NMOS的漏極PN結(jié)處首先產(chǎn)生雪崩擊穿。電子將從第一 N+注入?yún)^(qū)經(jīng)過P阱流入到第二N+注入?yún)^(qū)，此時泄放一部分電流。隨著電流增大，由P+注入?yún)^(qū)、第一 N阱、P講、第二 N+注入?yún)^(qū)形成的可控硅路徑會開啟，泄放大部分電流。因為防護器件的觸發(fā)電壓由內(nèi)嵌柵接地NMOS決定，因此觸發(fā)電壓比常規(guī)可控硅有顯著降低；同時陽極直接連接到第一 N+注入?yún)^(qū)，因此從第一 N+注入?yún)^(qū)經(jīng)過P阱流入到第二 N+注入?yún)^(qū)的電流泄放路徑始終存在，使得可控硅路徑形成時的內(nèi)部寄生三極管正反饋作用降低，從而使得維持電壓提高。
[0014]本發(fā)明在標準CMOS工藝基礎(chǔ)上，利用可控硅中內(nèi)嵌柵接地NMOS的觸發(fā)以及后續(xù)可控硅的觸發(fā)，來實現(xiàn)整個防護器件的雙重回滯，從而具有觸發(fā)電壓低、維持電壓高的特性，能夠有效起到靜電防護作用。
[0015]以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出:對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】
1.一種具有雙回滯特性的用于靜電防護的可控硅，包括P型襯底、N阱、P阱，其特征在于:還包括P+注入?yún)^(qū)、N+注入?yún)^(qū)、多晶硅柵、淺槽隔離、陰極、陽極，所述N阱包括第一 N阱、第二 N阱，所述N+注入?yún)^(qū)包括第一 N+注入?yún)^(qū)、第二 N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一 N阱、P阱、第二 N阱；所述P+注入?yún)^(qū)設(shè)置在第一 N阱上，所述第一 N+注入?yún)^(qū)跨設(shè)在第一 N阱和P阱上，所述第二 N+注入?yún)^(qū)跨設(shè)在P阱和第二 N阱上；所述多晶硅柵設(shè)置在P阱上；所述P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)均接入陽極，所述多晶硅柵和第二 N+注入?yún)^(qū)均接入陰極；所述P+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進行隔離，所述P+注入?yún)^(qū)和第一 N+注入?yún)^(qū)之間通過淺槽隔離進行隔離，所述第二 N+注入?yún)^(qū)和外部結(jié)構(gòu)之間通過淺槽隔離進行隔離。
【專利摘要】本發(fā)明公開了一種具有雙回滯特性的用于靜電防護的可控硅，包括P型襯底、N阱、P阱、P+注入?yún)^(qū)、N+注入?yún)^(qū)、多晶硅柵、淺槽隔離、陰極、陽極，所述N阱包括第一N阱、第二N阱，所述N+注入?yún)^(qū)包括第一N+注入?yún)^(qū)、第二N+注入?yún)^(qū)，所述P型襯底上沿橫向依次設(shè)置有第一N阱、P阱、第二N阱；所述P+注入?yún)^(qū)設(shè)置在第一N阱上，所述第一N+注入?yún)^(qū)跨設(shè)在第一N阱和P阱上，所述第二N+注入?yún)^(qū)跨設(shè)在P阱和第二N阱上；所述多晶硅柵設(shè)置在P阱上；所述P+注入?yún)^(qū)、第一N+注入?yún)^(qū)均接入陽極，所述多晶硅柵和第二N+注入?yún)^(qū)均接入陰極。本發(fā)明實現(xiàn)雙重回滯，從而具有觸發(fā)電壓低、維持電壓高的特性，能夠有效起到靜電防護作用。
【IPC分類】H01L29-06, H01L29-74
【公開號】CN104810393
【申請?zhí)枴緾N201510177637
【發(fā)明人】董樹榮, 郭維, 鐘雷, 曾杰, 王煒槐, 俞志輝
【申請人】江蘇艾倫摩爾微電子科技有限公司
【公開日】2015年7月29日
【申請日】2015年4月16日