具有工程襯底的iii族氮化物晶體管的制作方法
【專利說明】具有工程襯底的111族氮化物晶體管
[0001]相關(guān)申請的交叉引用
[0002]本申請涉及并要求于2013年3月15日提交的美國申請N0.13/838，546的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003]本申請涉及III族氮化物晶體管和硅基氮化鎵(GaN-on-Si)晶體管，并且尤其涉及在III族氮化物晶體管中的擊穿電壓。
【背景技術(shù)】
[0004]硅基氮化鎵晶體管適用于制作高效低能耗開關(guān)模塊，但是，硅基氮化鎵晶體管的擊穿電壓性能受到III族氮化物外延層疊層厚度的限制。由于在III族氮化物材料和Si襯底之間的較大的熱失配，因此很難以生長厚度超過5微米的III族氮化物外延層疊層。
[0005]眾所周知Si襯底會限制硅基氮化鎵晶體管的擊穿電壓。在以下文獻(xiàn)中描述了將Si襯底移除并隨后將器件轉(zhuǎn)移至玻璃襯底的技術(shù):Bin Lu and Tomas Palac1s，“HighBreakdown(>1500V)AlGaN/GaN HEMTs by Substrate-Transfer, ,y IEEE Electron DeviceLetters, vol.31, n0.9, pp.951-953, Sep 2010。該器件示出了在襯底轉(zhuǎn)移后的較高的擊穿電壓，但是，該方法的一個(gè)缺點(diǎn)在于難以處理襯底完全移除的大尺寸晶片，從而導(dǎo)致低良率和高成本。
[0006]在以下文獻(xiàn)中描述了在局域化移除源極和漏極之間的Si襯底后擊穿電壓的改進(jìn):P.Srivastava, J.Das, D.Visalli, Μ.V.Hove, P.Ε.Malinowski, D.Marcon, S.Lenci, Κ.Geens, K.Cheng, Μ.Leys, S.Decoutere, R.Mertens and G.Borghs，“Record BreakdownVoltage (2200V)of GaN DHFETs on Si with 2- μ m Buffer Thickness by LocalSubstrate Removal,，，IEEE Electron Device Letters, vol.32, n0.1, pp.30-32, Jan.2011。該改進(jìn)擊穿電壓的方法的缺點(diǎn)在于Si襯底中的未填充溝槽可能會導(dǎo)致影響GaN FET的動態(tài)特性的電子捕獲(trapping)問題。具體的，具有刻蝕襯底的器件會由于在襯底/空氣界面的捕獲而具有差的動態(tài)導(dǎo)通電阻。
[0007]需要具有改進(jìn)的具備良好性能特性的擊穿電壓和低制作成本的III族氮化物晶體管及其制造方法。本發(fā)明的實(shí)施例解決了這些以及其他需求。

【發(fā)明內(nèi)容】

[0008]在本發(fā)明公開的第一實(shí)施例中，一種晶體管包括多個(gè)外延層、電連接至外延層中溝道層的漏極電極、電連接至所述溝道層的源極電極、背面金屬層、在外延層的第一部分和背面金屬層之間的襯底、以及在外延層第二部分和背面金屬層之間的介質(zhì)層。
[0009]在本發(fā)明公開的另一實(shí)施例中，一種制造晶體管的方法，包括:在襯底上形成多個(gè)外延層；形成電連接至外延層中溝道層的漏極電極；形成電連接至外延層中溝道層的源極電極；采用可移除材料覆蓋漏極電極、源極電極、和外延層的頂層；將載體晶片鍵合至可移除材料；刻蝕掉漏極下方的襯底的一部分；在襯底的刻蝕掉的部分中沉積介質(zhì)層；在襯底和介質(zhì)層上沉積背面金屬；以及移除載體晶片和可移除材料。
[0010]由下文中的詳細(xì)描述和附圖可以清楚地示出這些和其他特征和優(yōu)點(diǎn)。在說明書和附圖中，標(biāo)號表明不同特征，在整個(gè)說明書和附圖中類似的標(biāo)號指的是類似的特征。
【附圖說明】
[0011]圖1示出了根據(jù)本發(fā)明的III族氮化物晶體管的立視剖面圖；以及
[0012]圖2A至圖2D示出了制造根據(jù)本發(fā)明的III族氮化物晶體管的方法。
【具體實(shí)施方式】
[0013]在下文中，示出了許多具體的細(xì)節(jié)以清楚地描述本發(fā)明公開的各種具體實(shí)施例。但是，本領(lǐng)域技術(shù)人員應(yīng)該可以理解到本發(fā)明可以在不具備以下討論的具體細(xì)節(jié)的情況下實(shí)施。在其他情況下，并未描述公知特征以免混淆本發(fā)明。
[0014]圖1示出了根據(jù)本發(fā)明的III族氮化物晶體管的立視剖面圖。在漏極22下方區(qū)域的襯底12 (其可以為硅(Si))被部分移除并且被介質(zhì)層30 (其可以為苯并環(huán)丁烯(BCB))填充。在襯底12以及介質(zhì)層30的背面沉積背面金屬層32。
[0015]對于圖1中的晶體管，漏極22可以處于高電壓并且背面金屬32可以接地。由于硅襯底12導(dǎo)電，漏極22和背面金屬32之間的所有電壓肯定施加至III族氮化物層上。通過移除在漏極22下方的至少一部分或所有襯底12并且在其中填充介質(zhì)層30，一部分電壓可以施加到介質(zhì)層30上，其降低了在III族氮化物層上的電壓降的量，從而改進(jìn)了器件的擊穿電壓。注意到其他的襯底(例如一種碳化硅(SiC)襯底)也可以是導(dǎo)電的。
[0016]緩沖層14在襯底12和介質(zhì)層30上方。緩沖層14可以為III族氮化物材料。溝道層16在緩沖層14上方并且可以為III族氮化物材料。典型的溝道層為非故意摻雜的厚度范圍在5納米(nm)至約2微米之間的GaN層。
[0017]勢皇層18在溝道層16上方并且可以為III族氮化物材料疊層。勢皇層18具有比溝道層16更大的能量帶隙。典型的勢皇層18可以為Al含量在10-30%并且厚度為5_30納米(nm)的AlGaN合金。
[0018]源極電極20和漏極電極22在勢皇層18和溝道層16相對的兩端上、并且典型地通過合金化Ti/Al/Ni/Au疊層來形成。源極電極20和漏極電極22電連接至溝道層16。柵極電極24在勢皇層18的頂部、并且位于源極20和漏極22的電極之間。
[0019]采用圖1結(jié)構(gòu)的在Si上的具有III族氮化物的晶體管(例如硅基氮化鎵晶體管)在不需要增加如緩沖層14、溝道層16和勢皇層18的III族氮化物外延層的厚度的情況下具有增加的擊穿電壓等級。
[0020]圖2A至圖2D示出了制造根據(jù)本發(fā)明的III族氮化物晶體管的方法。
[0021]首先，如圖2A所示，在襯底12(其可以為硅(Si))上通過生長緩沖層14來形成III族氮化物晶體管。緩沖層14可以為在襯底12上通過化學(xué)氣相沉積或分子束外延生長的III族氮化物材料疊層。
[0022]隨后，在緩沖層14上生長溝道層16。溝道層16可以為在緩沖層14上通過化學(xué)氣相沉積或分子束外延生長的III族氮化物材料。典型的溝道層為非故意摻雜的厚度范圍在5納米(nm)至幾微米之間的如GaN層的III族氮化物層。
[0023]隨后，在溝道層16上生長勢皇層18。勢皇層18可以為在溝道層16上通過化學(xué)氣相沉積或分子束外延生長的III族氮化物材料疊層。勢皇層18被形成為具有比溝道層16更大的能量帶隙。典型的勢皇層18可以為III族氮化物，例如為Al含量在10-30%并且厚度為5-30nm的AlGaN合金。
[0024]隨后在在勢皇層18和溝道層16相對的兩端上、并且典型地通過合金化Ti/Al/Ni/Au疊層來形成源極電極20和漏極電極22。源極電極20和漏極電極22被形成為電連接至溝道層16。最后，柵極電極24形成在勢皇層18的頂部、并且位于源極20和漏極22的電極之間。
[0025]隨后，如圖2B所示，在完成外延層和其他正面處理(例如形成電極)之后，將該結(jié)構(gòu)裝載到載體晶片42上。源極20、漏極22、柵極24的電極和勢皇層18均被諸如蠟的可移除材料40覆蓋。隨后載體晶片42被鍵合至可移除材料40。
[0026]一旦載體晶片42附接上，整個(gè)結(jié)構(gòu)被翻轉(zhuǎn)并且在通過等離子體刻蝕來刻蝕掉漏極下方的襯底12的一部分44。
[0027]隨后，如圖2C所示，在被刻蝕掉的襯底的區(qū)域44中的結(jié)構(gòu)背面上覆蓋介質(zhì)層30，并且隨后進(jìn)行拋光。隨后在襯底12和填充的介質(zhì)層30上沉積諸如AuGe的背面金屬32。
[0028]隨后，如圖2D所示，移除載體晶片42和蠟40。得到的結(jié)構(gòu)也如圖1所示。
[0029]如上所述，選擇性移除襯底和沉積介質(zhì)層代替襯底的前述方法提高了 III族氮化物器件(例如硅基氮化鎵高電子迀移率晶體管(HEMTs))的擊穿電壓等級。
[0030]本文描述的所有元件、部分和步驟均被優(yōu)選地包括?？梢岳斫鈱τ诒绢I(lǐng)域技術(shù)人員顯而易見的是任何這些元件、部分和步驟均可以被其他元件、部分和步驟所代替，也可以被一起刪除。
[0031]構(gòu)思
[0032]本發(fā)明至少包括以下構(gòu)思。
[0033]構(gòu)思1.一種晶體管，包括:
[0034]多個(gè)外延層；
[0035]電連接至所述外延層中溝道層的漏極電極；
[0036]電連接至所述溝道層的源極電極；
[0037]背面金屬層；
[0038]在所述外延層的第一部分和所述背面金屬層之間的襯底；以及
[0039]在所述外延層的第二部分和所述背面金屬層之間的介質(zhì)層。
[0040]構(gòu)思2.如構(gòu)思I所述的晶體管:
[0041]其中所述多個(gè)外延層包括:
[0042]緩沖層；
[0043]在所述緩沖層上方的所述溝道層；以及
[0044]在所述溝道層上方的勢皇層；以及
[0045]其中所述晶體管還包括:
[0046]在所述源極電極和所述漏極電極之間的所述勢皇層上的柵極電極；以及
[0047]其中:
[0048]所述襯底在所述緩沖層的第一部分和所述背面金屬層之間；以及
[0049]所述介質(zhì)層在所述緩沖層的第二部分和所述背面金屬層之間。
[0050]構(gòu)思3.如構(gòu)思I所述的晶體管，其中所述襯底包括硅。
[0051]構(gòu)思4.如構(gòu)思I所述的晶體管，其中所述介質(zhì)層包括苯并環(huán)丁烯(BCB)。
[0052]構(gòu)思5.如構(gòu)思2所述的晶體管，其中
[0053]所述緩沖層包括111族氮化物材料；
[0054]所述溝道層包括111族氮化物材料；
[0055]所述勢皇層包括III族氮化物材料并且具有比所述溝道層更大的能量帶隙。
[0056]構(gòu)思6.如構(gòu)思I所述的晶體管，其中所述背面金屬層電連接至所述襯底和所述介質(zhì)層。
[0057]構(gòu)思7.如構(gòu)思I所述的晶體管，其中所述背面金屬層處于接地電壓。
[0058]構(gòu)思8.如構(gòu)思2所述的晶體管，其中:
[