級聯(lián)開關(guān)結(jié)構(gòu)的制作方法
【專利摘要】本公開涉及級聯(lián)開關(guān)結(jié)構(gòu)。級聯(lián)開關(guān)結(jié)構(gòu)包括：III?V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極；半導(dǎo)體MOSFET器件，具有電耦接到第二載流電極的第三載流電極、電耦接到第一控制電極的第四載流電極和第二控制電極；第一二極管，具有電耦接到第一載流電極的第一陰極電極和第一陽極電極；以及第二二極管，具有電耦接到第一電極的第二陽極和電耦接到第四載流電極的第二陰極。本公開一個實施例解決的一個問題是提供半導(dǎo)體器件以提高異質(zhì)結(jié)功率器件的耐用性。根據(jù)本公開一個實施例的一個用途是提供了改善的半導(dǎo)體器件，其是成本有效的、對生產(chǎn)集成是高效的并且不影響器件性能。
【專利說明】
級聯(lián)開關(guān)結(jié)構(gòu)
[00011 本申請是申請日為2015年9月29日、申請?zhí)枮?01520769614.6、實用新型名稱為 "半導(dǎo)體器件和級聯(lián)開關(guān)結(jié)構(gòu)"的實用新型專利申請的分案申請。
技術(shù)領(lǐng)域
[0002] 本實用新型一般涉及電子產(chǎn)品，并且特別涉及半導(dǎo)體器件結(jié)構(gòu)以及形成半導(dǎo)體器 件的方法。
【背景技術(shù)】
[0003] 氮化鎵高電子迀移率晶體管(GaN HEMT)，或一般地III族氮化物HEMT，GaN場效應(yīng) 晶體管(FET )，或III族氮化物晶體管(或更一般地III-V族晶體管)是已知的半導(dǎo)體器件，并 且由于它們的高擊穿電壓和高開關(guān)速度而經(jīng)歷了增長的使用量。多種應(yīng)用已將III-V族晶 體管與硅二極管一起使用來提供例如箝位結(jié)構(gòu)以防止III-V族晶體管遭受電過應(yīng)力。例如， 一些應(yīng)用已使用配置成與III-V族晶體管并聯(lián)的硅二極管，其中陽極連接到III-V族晶體管 的源區(qū)而陰極連接到III-V族晶體管的漏區(qū)。
[0004] 盡管III-V族晶體管已被配置成作為耗盡模式器件工作（即常開)或作為增強(qiáng)模式 器件工作（即常關(guān)），耗盡模式器件一直更易于制造。一種提供常關(guān)III-V族晶體管方法是在 級聯(lián)配置中將常開III-V族晶體管與常關(guān)硅金屬氧化物半導(dǎo)體FET(MOSFET)結(jié)合。在這樣的 配置中，常關(guān)娃MOSFET串聯(lián)連接到常開III-V族晶體管（即III-V族晶體管的源極連接到硅 MOSFET的漏極），其中III-V族晶體管的柵極連接到娃MOSFET的源極。
[0005] 非箝位電感開關(guān)(UIS)的能力是決定包括III-V族晶體管的功率半導(dǎo)體器件的耐 用性的一個因素。UIS在涉及電感負(fù)載的特定應(yīng)用中是一個重要參數(shù)。在開關(guān)操作期間，電 感器會促成高電壓和高電流的條件，這會在功率半導(dǎo)體器件上引起高的電應(yīng)力。在硅半導(dǎo) 體器件中，由于內(nèi)部二極管的存在，這種器件的雪崩能力幫助器件在能量傳送接地之前箝 位電壓并提供必要電流。然而，在III-V族晶體管器件的情況中，由于缺少內(nèi)部二極管，雪崩 能力不存在。這樣，反向電流在UIS條件下將在器件的漏極促成電壓升高并最終削弱或損壞 器件。這個問題進(jìn)一步存在于級聯(lián)配置，因為，除了其它方面以外，III-V族晶體管被放置在 負(fù)載和娃MOSFET器件之間，而娃MOSFET的內(nèi)部二極管不能為III-V族晶體管提供保護(hù)。
[0006] 相應(yīng)地，需要結(jié)構(gòu)以及集成和/或制作這樣的結(jié)構(gòu)的方法來提高異質(zhì)結(jié)功率器件 的耐用性，例如III-V族晶體管器件。如果這些結(jié)構(gòu)和方法是成本有效的、對生產(chǎn)集成是高 效的并且不有害地影響器件性能，將會是有益的。 【實用新型內(nèi)容】
[0007] 本公開的一個實施例的一個目的是提供一種半導(dǎo)體器件結(jié)構(gòu)以提高異質(zhì)結(jié)功率 器件的耐用性。
[0008] 根據(jù)本公開的一個方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件包 括:半導(dǎo)體襯底，具有第一主表面和相對的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié)構(gòu)， 所述異質(zhì)結(jié)構(gòu)包括:溝道層；以及在所述溝道層上方的勢皇層;第一電極，設(shè)置成靠近溝道 層的第一部分;第二電極，設(shè)置成靠近所述溝道層的第二部分并且與第一電極間隔開;第三 電極，設(shè)置在所述半導(dǎo)體襯底的第二主表面上;第一控制電極，設(shè)置在第一電極與第二電極 之間并且配置成控制在所述第一電極和所述第二電極之間的第一電流通道;溝槽電極，延 伸穿過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底，其中溝槽電極電耦接到第一電極；以及箝位器件，設(shè)置在 半導(dǎo)體襯底中并且電耦接到溝槽電極并且電耦接到第三電極，其中所述箝位器件配置成提 供垂直于第一電流通道的第二電流通道。
[0009] 根據(jù)本公開的一種實施例，所述半導(dǎo)體器件包括III-V族晶體管結(jié)構(gòu);所述第一電 極包括覆蓋溝槽電極的指狀物;所述箝位器件具有比III-V族晶體管結(jié)構(gòu)的額定電壓高的 擊穿電壓；以及所述半導(dǎo)體器件進(jìn)一步包括：引線框，具有管芯焊盤和與管芯焊盤有間隔關(guān) 系的多個引線，其中第三電極附著到管芯焊盤，而第一電極電耦接到第一引線；以及常關(guān)半 導(dǎo)體晶體管器件，具有第一載流電極、第二載流電極和第二控制電極，其中：所述第一載流 電極電耦接到第三電極并且配置成與地耦接，所述第二載流電極電耦接到第二電極，所述 第一控制電極電耦接到第一載流電極，以及所述第二控制電極電耦接到第三引線。
[0010] 根據(jù)本公開的另一個方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件 包括:半導(dǎo)體襯底，具有第一主表面和相對的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié) 構(gòu)，所述異質(zhì)結(jié)構(gòu)包括:溝道層；以及在溝道層上方的勢皇層;第一電極，設(shè)置成靠近溝道層 的第一部分;第二電極，設(shè)置成靠近溝道層的第二部分并且與第一電極間隔開;第一控制電 極，設(shè)置在第一電極與第二電極之間并且配置成控制在第一電極和第二電極之間的第一電 流通道;第一溝槽電極，延伸穿過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底中，其中第一溝槽電極電耦接到 第一電極；以及箝位器件，設(shè)置在半導(dǎo)體襯底中并且電耦接到溝槽電極并且電耦接到第三 電極，其中所述箝位器件配置成提供第二電流通道。
[0011] 根據(jù)本公開的一種實施例，所述第三電極設(shè)置在異質(zhì)結(jié)構(gòu)上，并且與第一電極間 隔開并且通過第二溝槽電極電耦接到箝位器件;所述箝位器件包括設(shè)置在半導(dǎo)體襯底中的 多個背對背二極管；以及所述第二電流通道與第一電流通道橫向分隔開。
[0012] 根據(jù)本公開的再一個方面，提供了一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件 包括:半導(dǎo)體襯底，具有第一主表面和相對的第二主表面;鄰近所述第一主表面的異質(zhì)結(jié) 構(gòu)，所述異質(zhì)結(jié)構(gòu)包括:溝道層；以及在溝道層上方的勢皇層;第一電極，設(shè)置成靠近溝道層 的第一部分，所述第一電極包括附著到第一焊盤部分的多個第一指狀物;第二電極，設(shè)置成 靠近溝道層的第二部分并且與第一電極間隔開，所述第二電極包括與多個第一指狀物交叉 并且附著到第二焊盤部分的多個第二指狀物;第三電極，設(shè)置在半導(dǎo)體襯底的第二主表面 上;第一控制電極，設(shè)置在第一電極與第二電極之間并且配置成控制在第一電極和第二電 極之間的第一電流通道;第四電極，電耦接到半導(dǎo)體襯底靠近第一主表面處并且電耦接到 第一電極；以及箝位器件，設(shè)置在半導(dǎo)體襯底中并且電耦接到第四電極并且電耦接到第三 電極，其中所述箝位器件配置成提供垂直于第一電流通道的第二電流通道。
[0013] 根據(jù)本公開的一種實施例，所述箝位器件包括具有第一導(dǎo)電類型并且鄰近第四電 極的下表面的第一摻雜區(qū)，以及所述半導(dǎo)體襯底包括:半導(dǎo)體區(qū)域，鄰近第一摻雜區(qū)本征摻 雜；以及第二摻雜區(qū)，具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型且鄰近第二主表面。
[0014] 根據(jù)本公開的再一個方面，提供了一種級聯(lián)開關(guān)結(jié)構(gòu)，其特征在于，所述級聯(lián)開關(guān) 結(jié)構(gòu)包括:III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極;半導(dǎo)體 MOSFET器件，具有電耦接到第二載流電極的第三載流電極、電耦接到第一控制電極的第四 載流電極和第二控制電極;第一二極管，具有電耦接到第一載流電極的第一陰極電極和第 一陽極電極；以及第二二極管，具有電耦接到第一電極的第二陽極和電耦接到第四載流電 極的第二陰極。
[0015] 根據(jù)本公開的一種實施例，所述第一載流電極配置成接收峰值負(fù)電壓；以及所述 第二二極管配置成具有比峰值負(fù)電壓高的擊穿電壓。
[0016] 根據(jù)本公開的再一個方面，提供了一種級聯(lián)開關(guān)結(jié)構(gòu)，其特征在于，所述級聯(lián)開關(guān) 結(jié)構(gòu)包括:常開III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極;常 關(guān)半導(dǎo)體MOSFET器件，具有電耦接到第二載流電極的第三載流電極、電耦接到第一控制電 極的第四載流電極和第二控制電極；以及箝位器件，具有電耦接到第一載流電極的第五載 流電極和電耦接到第四載流電極的第六載流電極，其中所述箝位器件和所述常開III-V族 晶體管結(jié)構(gòu)集成在公共襯底中，并且其中所述常開III-V族晶體管結(jié)構(gòu)為級聯(lián)開關(guān)結(jié)構(gòu)提 供第一電流通道，并且其中所述箝位器件為級聯(lián)開關(guān)結(jié)構(gòu)提供垂直于第一電流通道的第二 電流通道。
[0017] 根據(jù)本公開的一種實施例，其中所述常開III-V族晶體管結(jié)構(gòu)和所述箝位器件包 括:半導(dǎo)體襯底，具有第一主表面和相對的第二主表面;鄰近第一主表面的異質(zhì)結(jié)構(gòu)，所述 異質(zhì)結(jié)構(gòu)包括:溝道層；以及溝道層上方的勢皇層，其中所述公共襯底包括半導(dǎo)體襯底和異 質(zhì)結(jié)構(gòu);所述第一載流電極設(shè)置成靠近溝道層的第一部分;所述第二載流電極設(shè)置成靠近 溝道層的第二部分并且與第一載流電極間隔開;所述第六載流電極設(shè)置在半導(dǎo)體襯底的第 二主表面上;所述第一控制電極設(shè)置在第一載流電極和第二載流電極之間并且配置成控制 在第一載流電極和第二載流電極之間的第一電流通道;所述第一載流電極包括溝槽電極， 該溝槽電極延伸穿過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底；以及所述箝位器件包括設(shè)置在半導(dǎo)體襯底 中的一個或多個摻雜區(qū)。
[0018] 根據(jù)本公開的一個實施例的一個技術(shù)效果是提供了改善的半導(dǎo)體器件結(jié)構(gòu)，其是 成本有效的、對生產(chǎn)集成是高效的并且不有害地影響器件性能。
【附圖說明】
[0019] 圖1示出了依據(jù)本實用新型的實施例的包括一個或多個箝位器件的級聯(lián)開關(guān)結(jié)構(gòu) 的電路原理圖；
[0020] 圖2示出了依據(jù)本實用新型的幾個實施例的具有集成的箝位器件的多種配置的 III-V族晶體管結(jié)構(gòu)的部分俯視圖；
[0021] 圖3示出了依據(jù)本實用新型的第一實施例的具有集成的箝位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線3-3取得的部分剖視圖；
[0022] 圖4示出了依據(jù)本實用新型的第二實施例的具有集成的箝位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線4-4取得的部分剖視圖；
[0023] 圖5示出了依據(jù)本實用新型的第三實施例的具有集成的箝位器件的III-V族晶體 管結(jié)構(gòu)沿圖2中的參考線5-5取得的部分剖視圖；
[0024] 圖6示出了依據(jù)本實用新型的實施例的部分組裝的包括具有箝位器件的III-V族 晶體管結(jié)構(gòu)的級聯(lián)配置的透視頂視圖；
[0025] 圖7示出了依據(jù)本實用新型的另一個實施例的具有集成的箝位器件的III-V族晶 體管結(jié)構(gòu)的部分頂視圖；
[0026] 圖8示出了具有集成的箝位器件的III-V族晶體管結(jié)構(gòu)沿圖7中的參考線8-8取得 的部分剖視圖；
[0027] 圖9示出了依據(jù)本實用新型的進(jìn)一步的實施例的具有集成的箝位器件的III-V族 晶體管結(jié)構(gòu)的部分剖視圖；
[0028] 圖10示出了依據(jù)本實用新型的實施例的包括配置成減少反向恢復(fù)的箝位器件的 級聯(lián)開關(guān)結(jié)構(gòu)的電路原理圖；
[0029] 圖11示出了依據(jù)本實用新型的實施例的具有集成的箝位器件的III-V族晶體管結(jié) 構(gòu)的部分剖視圖，其中箝位器件有減少的反向恢復(fù)；
[0030] 圖12示出了圖11中示出的III-V族晶體管結(jié)構(gòu)的另一部分的部分剖視圖；
[0031] 圖13示出了依據(jù)本實用新型的更進(jìn)一步的實施例的具有集成的箝位器件的III-V 族晶體管結(jié)構(gòu)的部分剖視圖；以及
[0032] 圖14示出了依據(jù)本實用新型的實施例的用于具有集成的箝位器件的III-V族晶體 管結(jié)構(gòu)的邊緣終結(jié)結(jié)構(gòu)部分的部分剖視圖。
【具體實施方式】
[0033]本申請要求2014年10月28日提交的第62/069,761號美國臨時專利申請的優(yōu)先權(quán)， 該臨時專利申請通過引用以其整體結(jié)合到本文中。
[0034]為了闡述簡單清晰，圖中的元件不是必然按比例畫出的，并且不同圖中的相同參 考編號指示相同的元件。此外，為描述簡單，省略了對熟知的步驟和元件的描述及細(xì)節(jié)。如 本文中使用的，載流電極意思是器件中承載通過器件的電流的元件，例如MOS晶體管的源極 或漏極，雙極型晶體管的發(fā)射極或集電極，或者二極管的陰極或陽極，而控制電極意思是器 件中控制通過器件的電流的元件，例如MOS晶體管的柵極或者雙極型晶體管的基極。盡管本 文中器件解釋為特定的N型區(qū)和特定的P型區(qū)，本領(lǐng)域一般技術(shù)人員理解的是，導(dǎo)電類型可 以顛倒并且也可能符合本說明。并且，本文中解釋的器件可以是Ga面GaN器件或N面GaN器 件。本領(lǐng)域一般技術(shù)人員理解的是，導(dǎo)電類型指的是機(jī)理，通過該機(jī)理發(fā)生傳導(dǎo)，例如通過 空穴或電子的傳導(dǎo)，因此，并且導(dǎo)電類型指的不是摻雜濃度而是摻雜類型，例如P型或N型。 本領(lǐng)域技術(shù)人員會認(rèn)識到如本文中有關(guān)電路操作所使用的詞語"在…期間"、"與…同時"、 "當(dāng)…時"不是指在起始動作發(fā)生時立即發(fā)生動作的精確用語，而是指在被起始動作啟動的 反應(yīng)動作之間可能存在一些小的但合理的延遲，例如多種傳播延遲。此外，術(shù)語"與…同時" 意思是特定動作發(fā)生在至少是起始動作期間的一部分之內(nèi)。詞語"大約"或"大致"的使用意 思是元件的值具有一個參量，該參量期望為接近指定的值或位置。然而，如本領(lǐng)域熟知的， 總是存在細(xì)微的變化，阻止值或位置準(zhǔn)確地符合指定。本領(lǐng)域中已確認(rèn)上至至少百分之十 (10%)的變化(對半導(dǎo)體摻雜濃度為上至百分之二十(20%))是偏離準(zhǔn)確地符合描述的理 想目標(biāo)的合理的變化。在權(quán)利要求或/和在附圖描述中的術(shù)語"第一"、"第二"、"第三"等等， 如在元件的名稱的一部分中使用的，用于區(qū)分相似的元件而不是必然用于描述序列，無論 在時間上、空間上、等級上或是其它任何方式上。應(yīng)當(dāng)理解的是，如此使用的術(shù)語在合適的 環(huán)境下是可以互換的，并且本文描述的實施例能夠以不同于本文描述或示出的其它序列操 作。為了附圖清晰，器件結(jié)構(gòu)的摻雜區(qū)示為具有大致為直線的邊緣及精確的角度的角落。然 而，本領(lǐng)域技術(shù)人員理解的是，由于摻雜物的擴(kuò)散和激活，摻雜區(qū)的邊緣大致上可能不是直 線，并且角落可能不是精確的角度。此外，應(yīng)當(dāng)理解的是，在本文中指出一個層或區(qū)形成或 設(shè)置在第二個層或另一個區(qū)上面的地方，第一層可能直接形成或設(shè)置在第二個層上面，否 則在第一層和第二層之間可能有介入層。進(jìn)一步地，如本文中所使用的，術(shù)語"形成在…上" 的使用與"位于…上"或"設(shè)置在…上"意思相同，且并不意為限制涉及任何特定制造工藝。 再者，在結(jié)合半導(dǎo)體區(qū)域、晶片或襯底時使用的術(shù)語"主表面"意思是半導(dǎo)體區(qū)域、晶片或襯 底的表面，該表面與另一材料，例如電介質(zhì)、絕緣體、導(dǎo)體或多晶半導(dǎo)體，形成界面。主表面 可以具有在x，y和z方向變化的表面形態(tài)。此外，如本文中所使用的術(shù)語"集成的"大致意為 所述元件結(jié)合在或部分地結(jié)合在公共半導(dǎo)體區(qū)或體之中和/或之上。
[0035] 在本說明書中，"III-V族"半導(dǎo)體器件或類似術(shù)語涉及包括一個或多個III族元素 和一個或多個V族元素的化合物半導(dǎo)體結(jié)構(gòu)。范例包括但不限于氮化銦鋁鎵（InAlGaN)，氮 化銦鎵（InGaN)，氮化鎵(GaN)，以及對本領(lǐng)域一般技術(shù)人員已知的類似的化合物。此外， "III族氮化物半導(dǎo)體"涉及包括一個或多個III族元素的化合物半導(dǎo)體結(jié)構(gòu)，范例包括但不 限于InAlGaN，InGaN，GaN，AlGaN，AlN，InN以及對本領(lǐng)域一般技術(shù)人員已知的類似的化合 物。
[0036] 本說明書涉及連接到含硅的箝位器件的III-V族半導(dǎo)體器件，其中箝位器件除其 它方面以外通過提供接地的并聯(lián)導(dǎo)電通路來防止III-V族半導(dǎo)體器件遭受電應(yīng)力（例如非 箝位電感開關(guān)或"UIS"）。在一個實施例中，III-V族半導(dǎo)體器件是常開晶體管器件并以級聯(lián) 配置進(jìn)一步連接到常關(guān)器件(例如含硅的晶體管或含硅的二極管）。在一些實施例中，III-V 族半導(dǎo)體器件的襯底接地。在進(jìn)一步的實施例中，III-V族半導(dǎo)體器件的襯底配置成連接級 聯(lián)配置的常關(guān)器件的源極或陽極，其可以也可以不接地。在另一個實施例中，III-V族半導(dǎo) 體器件的襯底可以是電浮的。在另一個實施例中，含硅的箝位器件和III-V族半導(dǎo)體器件在 公共的半導(dǎo)體襯底中集成到一起。在一個優(yōu)選的實施例中，含硅的箝位器件配置成提供大 致垂直于III-V族半導(dǎo)體器件的主要電流通路的電流通路。
[0037] 在一個實施例中，半導(dǎo)體器件包括具有第一主表面和相對的第二主表面的半導(dǎo)體 襯底。異質(zhì)結(jié)構(gòu)臨近第一主表面，該異質(zhì)結(jié)構(gòu)包括溝道層和在溝道層上方的勢皇層。第一電 極設(shè)置成靠近溝道層的第一部分。第二電極設(shè)置成靠近溝道層的第二部分并且與第一電極 間隔開。第三電極設(shè)置在半導(dǎo)體襯底的第二主表面上。第一控制電極設(shè)置在第一電極和第 二電極之間并且配置成控制在第一電極和第二電極之間的第一電流通道。溝槽電極延伸穿 過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底中，其中溝槽電極電耦接到第一電極。箝位器件設(shè)置在半導(dǎo)體 襯底中并且電耦接到溝槽電極，并且電耦接到第三電極，其中箝位器件配置成提供大致垂 直于第一電流通道的第二電流通道。
[0038] 在另一個實施例中，半導(dǎo)體器件包括具有第一主表面和相對的第二主表面的半導(dǎo) 體襯底。異質(zhì)結(jié)構(gòu)臨近第一主表面，該異質(zhì)結(jié)構(gòu)包括溝道層和在溝道層上方的勢皇層。第一 電極設(shè)置成靠近溝道層的第一部分。第二電極設(shè)置成靠近溝道層的第二部分并且與第一電 極間隔開。第一控制電極設(shè)置在第一電極和第二電極之間并且配置成控制在第一電極和第 二電極之間的第一電流通道。第一溝槽電極延伸穿過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底中，其中第 一溝槽電極電耦接到第一電極。箝位器件設(shè)置在半導(dǎo)體襯底中并且電耦接到溝槽電極，并 且電耦接到第三電極，其中箝位器件配置成提供第二電流通道。
[0039] 在進(jìn)一步的實施例中，半導(dǎo)體器件包括具有第一主表面和相對的第二主表面的半 導(dǎo)體襯底。異質(zhì)結(jié)構(gòu)臨近第一主表面，該異質(zhì)結(jié)構(gòu)包括:溝道層和在溝道層上方的勢皇層。 第一電極設(shè)置成靠近溝道層的第一部分，第一電極包括附著于第一焊盤部分的多個第一指 狀物。第二電極設(shè)置成靠近溝道層的第二部分并且與第一電極間隔開，第二電極包括與多 個第一指狀物交叉并且附著到第二焊盤部分的多個第二指狀物。第三電極設(shè)置在半導(dǎo)體襯 底的第二主表面上。第一控制電極設(shè)置在第一電極和第二電極之間并且配置成控制在第一 電極和第二電極之間的第一電流通道。第四電極電耦接到半導(dǎo)體襯底靠近第一主表面并且 電耦接到第一電極。箝位器件設(shè)置在半導(dǎo)體襯底中并且電耦接到第四電極，并且電耦接到 第三電極，其中箝位器件配置成提供大致垂直于第一電流通道的第二電流通道。
[0040] 在更進(jìn)一步的實施例中，級聯(lián)開關(guān)結(jié)構(gòu)包括具有第一載流電極、第二載流電極和 第一控制電極的III-V族晶體管結(jié)構(gòu)。半導(dǎo)體MOSFET器件具有電耦接到第二載流電極的第 三載流電極，電耦接到第一控制電極的第四載流電極，以及第二控制電極。第一二極管具有 電耦接到第一載流電極的第一陰極電極，以及第一陽極電極。第二二極管具有電耦接到第 一電極的第二陽極和電耦接到第四載流電極的第二陰極。
[0041] 在另一個實施例中，級聯(lián)開關(guān)結(jié)構(gòu)包括具有第一載流電極、第二載流電極和第一 控制電極的常開III-V族晶體管結(jié)構(gòu)。常關(guān)半導(dǎo)體MOSFET器件具有電耦接到第二載流電極 的第三載流電極，電耦接到第一控制電極的第四載流電極和第二控制電極。箝位器件具有 電耦接到第一載流電極的第五載流電極和電耦接到第四載流電極的第六載流電極，其中箝 位器件和常開III-V族晶體管結(jié)構(gòu)集成在公共襯底中，并且其中常開III-V族晶體管結(jié)構(gòu)為 級聯(lián)開關(guān)結(jié)構(gòu)提供第一電流通道，并且其中箝位器件為級聯(lián)開關(guān)結(jié)構(gòu)提供大致垂直于第一 電流通道的第二電流通道。
[0042] 圖1示出了依據(jù)一個實施例的開關(guān)結(jié)構(gòu)10的電路圖，其中包括在級聯(lián)開關(guān)配置20 中的常開ΠI-V族晶體管器件11和常關(guān)娃MOSFET器件21。
[0043]依據(jù)本實施例，開關(guān)結(jié)構(gòu)10進(jìn)一步包括具有雪崩能力的與級聯(lián)開關(guān)配置20并聯(lián)的 箝位器件30。在一個實施例中，箝位器件30配置成具有與級聯(lián)開關(guān)配置20的額定擊穿電壓 相比較高的實際擊穿電壓。
[0044] 在一個實施例中，箝位器件30可以是單個器件30(a)。在另一個實施例中，箝位器 件30可以是一對背對背二極管。在進(jìn)一步的實施例中，箝位器件30可以是多個器件30(1)-30(n)，例如背對背配置的多個二極管。在一個實施例中，箝位器件30可以是自由運轉(zhuǎn)配置 的獨立于級聯(lián)開關(guān)配置20或在其外部的器件。在優(yōu)選實施例中，箝位器件30提供成內(nèi)置的 或與III-V族晶體管器件11集成。
[0045] III-V族晶體管器件11包括第一載流電極或源極13,第二載流電極或漏極12,以及 控制電極或柵極14 JOSFET器件21包括第一載流電極或源極23,第二載流電極或漏極22,以 及控制電極或柵極24。在級聯(lián)開關(guān)配置20中，漏極12配置成電連接到負(fù)載Vdd(例如電感負(fù) 載），源極13電連接到MOSFET器件21的漏極22，M0SFET 21的源極23電連接到柵極14并且在 一個實施例中配置成級聯(lián)開關(guān)配置14的可用于控制開關(guān)結(jié)構(gòu)的關(guān)/開狀態(tài)的柵極電極。如 前所述，依據(jù)本實施例的箝位器件可以是如元件30所指出的自由運轉(zhuǎn)配置，或者可以是與 III-V族晶體管11集成并由元件30 '所指出的。
[0046]當(dāng)級聯(lián)開關(guān)配置20連接到在節(jié)點Vdd處的電感負(fù)載，開關(guān)結(jié)構(gòu)可以被暴露于UIS條 件(例如，在大電流條件下的高反向電壓KUIS特性決定開關(guān)結(jié)構(gòu)在反向偏壓條件下的耐用 性。在硅器件中，器件的雪崩能力箝位電壓，但此能力不存在于III-V族晶體管中。本實施例 通過提供與級聯(lián)開關(guān)配置20并聯(lián)的箝位器件30和/或30'解決此問題。依據(jù)一些實施例，箝 位器件30/30'可以是pn結(jié)二極管器件或者多個背對背pn結(jié)器件（例如，單晶或多晶），并聯(lián) 連接到級聯(lián)開關(guān)配置20以便在反向偏壓條件期間擊穿并在電應(yīng)力事件期間提供接地的電 流通道。在可選的實施例中，如果電路配置成提供反向柵極電壓來關(guān)閉FET器件，依據(jù)本實 施例的此原理可以應(yīng)用到常開的獨立FET器件。
[0047]圖2示出了依據(jù)幾個示范實施例的具有箝位器件的多種配置的III-V族晶體管結(jié) 構(gòu)或器件200的部分俯視圖，其中實施例將與圖3-5結(jié)合來進(jìn)一步描述。結(jié)構(gòu)200是圖1中示 出的III-V族晶體管11的實施例，并且包括具有主表面128的半導(dǎo)體襯底28，在該主表面上 提供了多種導(dǎo)電電極圖案。更特別地，在一個實施例中，結(jié)構(gòu)200包括第一載流電極或源極 電極13，控制電極或柵極電極14，以及第二載流電極或漏極電極12。
[0048] 在一些實施例中，漏極電極12可以包括漏極焊盤部分120和大致從焊盤部分120的 側(cè)面垂直伸出的多個間隔開的漏極指狀部分或指狀物123和124。在一個實施例中，指狀物 124設(shè)置成朝向結(jié)構(gòu)200的外部邊緣250。源極電極13可以包括源極焊盤部分130和在大致朝 向焊盤部分120的方向上大致從焊盤部分130的側(cè)面垂直伸出的多個間隔開的源極指狀部 分或指狀物131。在此配置中，漏極指狀物123和源極指狀物131大致如圖2所示設(shè)置成交替 或交叉的方式或樣式。在一個實施例中，柵極電極14可以包括焊盤部分140和在指狀物123 和131之間延伸的多個柵極流道部分141。在一個實施例中，焊盤部分140可以設(shè)置成靠近結(jié) 構(gòu)200的邊緣250。在一些實施例中，柵極流道141在指狀物124及其鄰近的指狀物123之間可 以不存在于結(jié)構(gòu)200的部分。在一個稍后將結(jié)合圖3描述的實施例中，漏極焊盤120可以配置 成幾個部分，包括漏極觸點部分1200和箝位器件部分1201。
[0049] 漏極電極12,源極電極13和柵極電極14可以是適合用于III-V族晶體管器件的導(dǎo) 電材料。在一些實施例中，可以使用具有種子和抗反射涂層的鋁合金材料。在一些實施例 中，可以使用氮化鈦/銅鋁合金/氮化鈦材料，并且可以使用例如蒸發(fā)、濺射、和/或電鍍技術(shù) 形成。包括其組合及其與摻雜多晶半導(dǎo)體材料的組合的前述材料，也可以用于下文所述的 導(dǎo)電電極120，720和920。這些層可以使用光刻和蝕刻技術(shù)圖案化。在一些實施例中，可以使 用多個導(dǎo)電材料層，且其通過層間介電層而彼此絕緣。
[0050] 圖3示出了依據(jù)第一實施例的具有集成的箝位器件230的III-V族晶體管結(jié)構(gòu)或器 件203沿圖2中的參考線3-3取得的部分剖視圖。在一個實施例中，III-V族晶體管結(jié)構(gòu)203配 置成常開器件。在本實施例中，III-V族晶體管結(jié)構(gòu)203包括半導(dǎo)體襯底28，其可以包括基礎(chǔ) 襯底、基礎(chǔ)半導(dǎo)體襯底、半導(dǎo)體材料區(qū)域、半導(dǎo)體區(qū)域或半導(dǎo)體襯底110。在幾個實施例中， 襯底110是具有（111)朝向的硅襯底。在其它實施例中，襯底110可以具有其它朝向。在其它 實施例中，襯底110可以是碳化硅或其它半導(dǎo)體材料。在一個實施例中，襯底110包括半導(dǎo)體 區(qū)域112和鄰近襯底110的主表面190的摻雜區(qū)111。在進(jìn)一步的實施例中，半導(dǎo)體襯底110可 以不配有摻雜區(qū)111，以便半導(dǎo)體區(qū)域112鄰近半導(dǎo)體襯底110的主表面190。半導(dǎo)體區(qū)域112 可以是本征摻雜區(qū)，或者可以是輕度摻雜區(qū)，例如輕度摻雜的P型區(qū)。半導(dǎo)體區(qū)域112可以使 用外延形成技術(shù)或?qū)Ρ绢I(lǐng)域一般技術(shù)人員已知的其它技術(shù)來形成。在一個實施例中，摻雜 區(qū)111可以是摻雜P型，并且可以具有分級的摻雜分布，例如P+/P/P-分布，其中P+部分鄰近 或靠近襯底110的主表面190,并且摻雜分布可以以預(yù)先確定的方式從主表面190向內(nèi)延伸 減少。摻雜區(qū)111可以使用離子注入和擴(kuò)散技術(shù)、外延形成技術(shù)或其它對本領(lǐng)域一般技術(shù)人 員已知的技術(shù)來形成。
[0051 ]在一個實施例中，半導(dǎo)體襯底28包括緩沖層或成核層116,過渡區(qū)117,溝道層119 和形成在襯底110上或鄰近襯底110的勢皇層121。在一些實施例中，緩沖層116可以是例如 位于襯底110上方的AlN層。過渡區(qū)117可以是一個或多個AlGaN層，其中每層可以具有不同 濃度的Al。例如，鋁的濃度可以在靠近襯底110的過渡區(qū)117的層中較高，并且鋁的濃度可以 在靠近溝道層119的過渡區(qū)117的層中較低。
[0052]在其它實施例中，過渡區(qū)117可以包含設(shè)置在緩沖層116上的超晶格結(jié)構(gòu)，以及設(shè) 置在超晶格結(jié)構(gòu)上的一個或多個背勢皇層。在一個實施例中，背勢皇包括不同厚度、鋁濃度 和碳濃度的AlGaN層。在一些實施例中，貼近超晶格結(jié)構(gòu)的AlGaN背勢皇可以具有大約8%的 鋁，大約0.2um的厚度，大約1.0 xlO18原子/cm3的碳濃度。在一些實施例中，第二AlGaN背勢皇 層設(shè)置在第一AlGaN背勢皇上方，具有大約8%的Al，大約0.8um的厚度，和大約3.OxlO 16原 子/cm3或更低的碳濃度。在一個實施例中，包括GaN的溝道層119設(shè)置在第二AlGaN背勢皇層 上方，并且GaN溝道層可以具有低于大約3.OxlO 16原子/cm3的碳濃度以及從大約IOOnm到大 約200nm的典型厚度。
[0053]溝道層119可以形成在位于緩沖層116或可選的過渡層117上方。在幾個實施例中， 溝道層119可以是例如GaN層。在一些實施例中，勢皇層121可以是AlGaN，并且可以形成在溝 道層119上方。緩沖層116、過渡層117、溝道層119和勢皇層121提供了半導(dǎo)體襯底28的異質(zhì) 結(jié)構(gòu)113部分，并且在一個實施例中，可以使用金屬有機(jī)化學(xué)氣相沉積（"M0CVD"）技術(shù)或其 它對本領(lǐng)域一般技術(shù)人員已知的形成技術(shù)來形成。如對本領(lǐng)域一般技術(shù)人員已知的，在勢 皇層121和溝道119的界面形成二維電子氣（2DEG)層或區(qū)122。在其它實施例中，可以使用晶 片鍵合技術(shù)來形成半導(dǎo)體襯底28。
[0054]在本實施例中，可以使用離子注入技術(shù)來在靠近箝位器件230鄰近溝道層119和勢 皇層121的地方的勢皇層121和溝道層119的部分1211中去除部分2DEG區(qū)122。在一個實施例 中，使用一個或多個氮離子注入步驟。在一個實施例中，可以使用多重離子注入劑量和注入 能量。在一些實施例中，離子注入劑量可以在從大約9. OxlO12原子/cm2到大約2.5xl013原子/ cm 2的范圍內(nèi)，而注入能量可以在大約30keV到大約400keV的范圍內(nèi)。在其它實施例中，可以 使用淺溝槽結(jié)構(gòu)來去除部分2DEG區(qū)122。
[0055]在一些實施例中，III-V族晶體管結(jié)構(gòu)203也可以包括位于半導(dǎo)體襯底28的部分主 表面128上方的絕緣或者一個或多個絕緣層131，其可以是例如氮化硅、氮化鋁、其組合，或 者其它對本領(lǐng)域一般技術(shù)人員已知的絕緣材料。在一些實施例中，絕緣層131可以是使用等 離子體增強(qiáng)化學(xué)氣相沉積技術(shù)（"PECVD"）、低壓化學(xué)氣相沉積（"LPCVD"）、金屬有機(jī)化學(xué)氣 相沉積（"M0CVD"）、或原子層沉積（"ALD"）來形成的氮化硅，并且在一些實施例中可以具有 從大約0.1微米到大約10.0微米的厚度。在一些實施例中，氮化硅形成場板，其減少可能在 漏極區(qū)和柵極區(qū)之間形成的高電場的影響。
[0056]依據(jù)本實施例，溝槽139形成為從主表面128大致向下延伸，并且延伸穿過異質(zhì)結(jié) 構(gòu)113,進(jìn)入襯底110的半導(dǎo)體區(qū)域112。溝槽139可以使用光刻技術(shù)和濕法或干法蝕刻技術(shù) 形成。在一些實施例中，溝槽139襯有或覆蓋有絕緣材料或?qū)?44。絕緣層144可以是例如氧 化硅、氮化硅、氧化鋁、氮化鋁或其它對本領(lǐng)域一般技術(shù)人員已知的材料。絕緣層144可以使 用PECVD技術(shù)和/或原子層沉積(ALD)技術(shù)來形成，并且典型地具有足夠?qū)?dǎo)電電極120從異 質(zhì)結(jié)構(gòu)113電隔離的厚度。部分絕緣層144從溝槽139的底端或下表面1390去除，以便在導(dǎo)電 電極120和半導(dǎo)體區(qū)域112之間提供電通信。在一些實施例中，絕緣層144全部從溝槽139的 下表面1390去除以便暴露鄰近下表面1390的部分半導(dǎo)體區(qū)域112。作為范例，可以使用各向 異性蝕刻工藝來去除部分絕緣層144。在另一個范例中，可使用間隔工藝來去除部分絕緣層 144。111，族晶體管結(jié)構(gòu)203進(jìn)一步包括柵極介電層126,其將進(jìn)一步結(jié)合圖4描述。
[0057]依據(jù)本實施例，摻雜區(qū)114設(shè)置成鄰近溝槽139的下表面1390。在一個實施例中，摻 雜區(qū)114可以是η-型區(qū)或者具有分級摻雜分布的區(qū)域，例如n+/n/n-，其中最高摻雜靠近溝 槽139的下表面1390并且向著半導(dǎo)體襯底110的主表面190降低。摻雜區(qū)114可以使用例如磷 或砷離子注入和退火技術(shù)或者其它對本領(lǐng)域一般技術(shù)人員已知的技術(shù)來形成。在可選實施 例中，可以使用一系列離子注入來創(chuàng)建預(yù)先確定的摻雜分布來為箝位器件230提供例如期 望的擊穿特性。在一個實施例中，對較高電壓的應(yīng)用(例如，大約400伏特到大約900伏特）， 從摻雜區(qū)114的下表面到摻雜區(qū)111的上表面的垂直距離可以在大約40微米到大約90微米 之間。
[0058]溝槽139可以用導(dǎo)電材料填充(包括但不限于完全填充）或襯有(包括但不限于部 分填充)導(dǎo)電材料以便提供導(dǎo)電電極120。在一個實施例中，可以使用導(dǎo)電材料來在部分主 表面128上方進(jìn)一步提供漏極電極12以便導(dǎo)電電極120和漏極電極12同時形成。在可選實施 例中，導(dǎo)電電極120和漏極電極12可以使用相同或不同的材料在兩個獨立的步驟中形成。作 為范例，導(dǎo)電電極120可以是一種或多種金屬和/或摻雜多晶半導(dǎo)體材料。然后，如圖3大致 所示，導(dǎo)電材料可以使用例如光刻和蝕刻技術(shù)圖案化以提供漏極電極12。在本實施例中，漏 極電極12配有幾個部分，包括接觸在III-V族結(jié)構(gòu)203的有源部分中的2DEG層122的部分 1200,以及接觸箝位器件230的部分1201。部分1200和1201可以連接在一起，例如如圖3中大 致所示的通過另一部分1202。依據(jù)本實施例，部分1201覆蓋包括溝槽139和導(dǎo)電電極120的 溝槽電極，為箝位器件230提供一個電觸點（例如，陰極電極）。此配置的一個好處是橫向分 離減少了箝位器件230和漏極電極12的部分1200與2DEG區(qū)122之間的歐姆觸點之間的電相 互作用。
[0059]依據(jù)一個優(yōu)選的實施例，III-V晶體管結(jié)構(gòu)203進(jìn)一步包括鄰近襯底110的主表面 190形成的導(dǎo)電電極136。在幾個實施例中，導(dǎo)電電極136可以是鈦-鎳-銀、鉻-鎳-金或其它 對本領(lǐng)域一般技術(shù)人員已知的導(dǎo)電材料的疊層結(jié)構(gòu)。依據(jù)本實施例，導(dǎo)電電極136配置成箝 位器件230的陽極電極，并且在一些實施例中配置成在例如圖1示出的級聯(lián)配置中電連接 MOSFET器件21的源極23。在一些實施例中，如大致在圖3中示出的，導(dǎo)電電極136優(yōu)選地配置 成電連接到接地節(jié)點15。
[0060]依據(jù)本實施例，摻雜區(qū)111、半導(dǎo)體區(qū)域112和摻雜區(qū)114配置成p-i-n二極管器件 作為箝位器件230的一個實施例，其集成在III-V晶體管結(jié)構(gòu)203之中以便給III-V晶體管結(jié) 構(gòu)203提供垂直的電流通道，垂直的反向電壓箝位能力，或垂直的雪崩能力。換言之，箝位器 件230提供大致垂直于有源III-V族晶體管器件的電流通道的電流通道，這有利地提供了通 過結(jié)構(gòu)203的主表面190的雪崩事件的灌入。除其它方面以外，此配置給III-V晶體管結(jié)構(gòu) 203提供了改進(jìn)的UIS性能。此外，本實施例在襯底的娃部分中形成p-i-n箝位器件，給級聯(lián) 開關(guān)結(jié)構(gòu)10提供了雪崩能力。并且，本實施例減少了箝位器件和III-V族晶體管器件的歐姆 漏極觸點之間的任何相互作用。如同將結(jié)合下文描述的幾個范例實施例來描述的，此技術(shù) 也可以通過使漏極焊盤延伸超出指狀物區(qū)域來做出箝位器件，以便對其它實施例用于在有 源上焊結(jié)（"BOA"）的情況中。
[0061]此配置的另一個好處是溝槽電極的溝槽139被蝕刻穿過異質(zhì)結(jié)構(gòu)113進(jìn)入半導(dǎo)體 區(qū)域112,這已被實驗證實能減少III-V族晶體管結(jié)構(gòu)203中的局部應(yīng)力。這有利于減少異質(zhì) 結(jié)構(gòu)113的厚度，從而提高III-V族晶體管結(jié)構(gòu)203的熱性能。并且，本實施例的此配置通過 改變半導(dǎo)體區(qū)域112的本征區(qū)的厚度來幫助調(diào)節(jié)箝位器件230的擊穿電壓。在其它實施例 中，不使用摻雜區(qū)111，而使用肖特基二極管作為箝位器件230。在一個實施例中，可以使用 肖特基勢皇材料作為部分導(dǎo)電電極136或?qū)щ婋姌O136。在肖特基實施例中，半導(dǎo)體區(qū)域112 可以在靠近主表面190輕度摻雜η型，并且摻雜區(qū)114可以重度摻雜η型，以便提供到導(dǎo)電電 極120的歐姆觸點。應(yīng)當(dāng)理解的是，肖特基二極管可以使用于下文所述的一個或多個進(jìn)一步 的實施例中。在其它實施例中，可以排除沿溝槽139的側(cè)壁的介電襯層144。
[0062]圖4示出了依據(jù)第二實施例的具有箝位器件330的III-V族晶體管結(jié)構(gòu)或器件303 沿圖2中的參考線4-4取得的部分剖視圖。III-V族晶體管結(jié)構(gòu)303類似于III-V族晶體管 203,下文將僅描述不同之處。III-V族晶體管結(jié)構(gòu)303是在一個或多個漏極指狀物123之中 提供箝位器件的實施例。在一些實施例中，III-V族晶體管結(jié)構(gòu)303進(jìn)一步包括位于部分勢 皇層121上方的柵極介電層126,如圖4中大致所示。在其它實施例中，任何III-V族晶體管可 以配置有肖特基柵極。
[0063]在一些實施例中，柵極介電區(qū)126可以是氮化硅、氮化鋁、氧化鋁、二氧化硅或其組 合、氧化鉿或其它對本領(lǐng)域一般技術(shù)人員已知的材料?？刂苹驏艠O電極14(可包括柵極流道 141)位于柵極介電區(qū)126上方，并且可以是例如鋁與鈦和/或氮化鈦勢皇或其它對本領(lǐng)域一 般技術(shù)人員已知的導(dǎo)電材料。在本橫截面視圖，源極指狀物131設(shè)置成鄰近勢皇層121之處， 并且在柵極電極14上與漏極指狀物123相對的側(cè)部與2DEG區(qū)122形成歐姆觸點。應(yīng)當(dāng)理解的 是，柵極電極14/141可以進(jìn)一步配置有一個或多個場板結(jié)構(gòu)并且/或者源極電極13/131可 以進(jìn)一步配置在場板結(jié)構(gòu)上。
[0064] 在一個實施例中，III-V族晶體管結(jié)構(gòu)303可以配置在BOA配置中（即沒有獨立的漏 極焊結(jié)盤）。在這樣的實施例中，箝位器件330可以貫穿結(jié)構(gòu)的漏極指狀物123集成。在本實 施例中，漏極指狀物123覆蓋在溝槽電極(例如溝槽139和導(dǎo)電材料120)之上。在一個實施例 中，歐姆漏極觸點可以形成在靠近2DEG區(qū)122,并且用于接觸摻雜區(qū)114的溝槽139和導(dǎo)電電 極120可以從漏極指狀物123的一個或多個邊緣插入，以便減少與2DEG區(qū)122的歐姆觸點的 任何相互作用。在一個實施例中，箝位器件330可以沿著漏極指狀物123的長度形成，并從而 提供更大面積給箝位器件330來應(yīng)對UIS電流。這是本實施例的一個有利特征，其與器件的 長度和UIS能力成比例。
[0065]圖5示出了依據(jù)第三實施例的具有箝位器件430的III-V族晶體管結(jié)構(gòu)或器件403 沿圖2中的參考線5-5取得的部分剖視圖。III-V族晶體管結(jié)構(gòu)403類似于III-V族晶體管203 和303,下文將僅描述不同之處。在本實施例中，箝位器件430配備成獨立的漏極指狀物124 的一部分，其與2DEG區(qū)122和漏極指狀物123間隔開，如圖5中大致所示。在一個實施例中，使 用例如離子注入技術(shù)，例如前述的，來去除漏極指狀物123和124之間的2DEG區(qū)122。在此實 施例中，III-V族晶體管結(jié)構(gòu)403減少箝位器件430與漏極指狀物123提供的歐姆觸點結(jié)構(gòu)之 間的電相互作用。在一些實施例中，ΠI-V族晶體管結(jié)構(gòu)403配備在BOA配置中。在一個實施 例中，除源極指狀物131和漏極指狀物123之外，這可以包括一個或多個專用的漏極指狀物 124。漏極指狀物124及其鄰近的漏極指狀物123之間的距離并不必是大距離以保證器件的 節(jié)距不顯著增加。在一個實施例中，此距離可以在從0.1微米到大約100微米的范圍內(nèi)。 [0066]本實施例的箝位概念通過將箝位二極管(在自由運轉(zhuǎn)配置中）并聯(lián)連接到級聯(lián)GaN 整流器和常關(guān)開關(guān)來測試。為了測試，使用〇.3mH電感器用于測量。更特別地，使用安森美半 導(dǎo)體公司的MUR860,超快恢復(fù)開關(guān)模式8安培600伏特電源整流器，用于箝位二極管。表1提 供UIS測試結(jié)果的總結(jié)。起初測試箝位二極管，觀察到86.4毫焦(mj)的UIS能力。一個獨立的 級聯(lián)GaN整流器帶來3mJ的UIS。隨著電流漸變至失效，在GaN整流器器件損壞之前，級聯(lián)系統(tǒng) 的漏極的電壓開始增加一直到1200V。級聯(lián)整流器與并聯(lián)的箝位二極管將漏極電壓箝位在 大約800V，并且具有66.2mJ的UIS能量。這樣，使用箝位二極管，實現(xiàn)了UIS能量的大約20倍 的增長。對級聯(lián)開關(guān)的測試產(chǎn)生類似的結(jié)果，如表1所示。在UIS波形中，觀察到在電流漸變 至零期間，電壓被箝位（即在800V左右保持穩(wěn)定）。這樣，箝位二極管在通過進(jìn)入雪崩并箝位 電壓來給UIS能量提供灌至接地的通道。隨著UIS能量/電流回到零，二極管不再處于雪崩之 中而電壓也回到零。
[0067]表1 III-V族晶體管帶用于UIS的箝位二極管
[0069] 本實施例的相關(guān)特征包括但不限于包含或集成箝位器件與級聯(lián)III-V族晶體管或 任何級聯(lián)配置(來使用常開器件形成常關(guān)器件）以便除其它方面以外提高非箝位電感開關(guān) 能力。并且，依據(jù)本實施例，級聯(lián)電路的襯底可以優(yōu)選地連接到整個級聯(lián)系統(tǒng)的接地節(jié)點 (例如接地節(jié)點15)以便提高動態(tài)開的電阻的特性。此外，提供具有垂直于III-V族晶體管結(jié) 構(gòu)的主要有源導(dǎo)電通道的導(dǎo)電通道的箝位器件并且為UIS能力結(jié)合箝位二極管來穩(wěn)定級聯(lián) 開關(guān)結(jié)構(gòu)中的中點電壓是超越現(xiàn)有器件的幾個區(qū)別。
[0070] 圖6示出了部分組裝的級聯(lián)配置600的透視頂視圖，該配置包括依據(jù)一個圖1所示 的級聯(lián)開關(guān)結(jié)構(gòu)20的實施例的具有箝位器件和常關(guān)MOSFET器件621的常開III-V族晶體管 結(jié)構(gòu)611。依據(jù)本實施例，級聯(lián)配置600包括襯底，例如引線框603。在一個實施例中，引線框 603包括管芯焊盤，管芯板或管芯附著焊盤606和多個引線607，608,及609 JII-V族晶體管 結(jié)構(gòu)611使用例如導(dǎo)電膠層(未示出）附著到管芯焊盤606。在一個實施例中，III-V族晶體管 結(jié)構(gòu)611包括暴露在例如主表面628上的漏極電極612、源極電極613和柵極電極614。作為范 例，III-V族晶體管結(jié)構(gòu)611可以是本文描述的III-V族晶體管結(jié)構(gòu)實施例之一，并且配置有 箝位器件，例如箝位器件30，230，330，430，707，730和/或830，其提供穿過III-V族晶體管結(jié) 構(gòu)611到管芯焊盤606的垂直電流通道。
[0071] 級聯(lián)配置600可以進(jìn)一步包括常關(guān)半導(dǎo)體器件，例如常關(guān)娃MOSFET 621。在一個實 施例中，娃MOSFET 621的漏極電極622連接到III-V族晶體管結(jié)構(gòu)611的源極電極613。作為 范例，可以使用導(dǎo)電膠(未示出）或其它對本領(lǐng)域一般技術(shù)人員已知的導(dǎo)電材料來將漏極電 極622附著到源極電極613。娃MOSFET 621的柵極電極624使用導(dǎo)電結(jié)構(gòu)，例如焊線631，連接 到引線609。娃MOSFET 621的源極電極623使用導(dǎo)電結(jié)構(gòu)，例如壓片632,連接到引線608。源 極電極623使用導(dǎo)電結(jié)構(gòu)，例如焊線634，進(jìn)一步連接到III-V族晶體管結(jié)構(gòu)611的柵極電極 614。III-V族晶體管結(jié)構(gòu)611的漏極電極612使用導(dǎo)電結(jié)構(gòu)，例如壓片636,連接到引線607。 盡管未示出，級聯(lián)配置600可進(jìn)一步包括保護(hù)罩(例如，蓋或模制密封件)覆蓋III-V族晶體 管結(jié)構(gòu)611、硅MOSFET 621、導(dǎo)電結(jié)構(gòu)631，632,634和636以及至少一部分的引線607，608和 609和管芯焊盤606。部分的引線607，608和609和管芯焊盤606可以留作暴露，以便有利于附 著到組件的下一級，例如印刷電路板。在另一個實施例中，管芯焊盤606和引線608可以是整 體的結(jié)構(gòu)，而壓片6 3 2可以用于將晶體管結(jié)構(gòu)611的襯底連接到硅M 0 S F E T 6 21的源極電極 623〇
[0072] 依據(jù)本實施例，如圖6中大致所示，管芯焊盤606配置成連接到地節(jié)點615。此外，如 圖6中大致所示，管芯焊盤606可進(jìn)一步電連接到引線608?？梢酝ㄟ^使用例如印刷電路板來 為此提供便利?？蛇x地，管芯焊盤606和引線608可以直接連接，或者源極電極623可以電連 接到管芯焊盤606。在高能量事件中（例如UIS事件），集成的箝位器件（例如箝位器件30， 230,330,430,707,730，和/或830)與111-￥族晶體管結(jié)構(gòu)611配置成提供穿過111-￥族晶體 管器件611到接地的垂直導(dǎo)電通道，從而保護(hù)III-V族晶體管器件611。
[0073]圖7示出了依據(jù)另一個實施例的具有箝位器件730的III-V族晶體管結(jié)構(gòu)或器件 700的頂視圖。圖8示出了 III-V族晶體管結(jié)構(gòu)700沿圖7中的參考線8-8取得的部分剖視圖。 III-V族晶體管結(jié)構(gòu)700是用于將具有雪崩能力的硅基箝位器件結(jié)合到III-V族晶體管器件 的可選的方法和結(jié)構(gòu)。如圖7中所示，III-V族晶體管結(jié)構(gòu)700包括間隔開并且設(shè)置在半導(dǎo)體 襯底28的主表面128上的漏極電極712和另一個電極713。在本實施例中，電極713可以配置 成III-V族晶體管結(jié)構(gòu)700的陽極電極。
[0074]如圖8所示，III-V族晶體管結(jié)構(gòu)700是結(jié)構(gòu)的范例實施例，其中箝位器件730包括 多個（即多于一個)背對背p-n二極管器件731。在一個實施例中，p-n二極管器件731包括多 個η型區(qū)732,每個η型區(qū)都由設(shè)置在半導(dǎo)體區(qū)域112中的p型區(qū)733橫向分隔開。在一些實施 例中，介電層741設(shè)置在半導(dǎo)體區(qū)域112中，并且可以是例如使用離子注入技術(shù)或其它對本 領(lǐng)域一般技術(shù)人員已知的技術(shù)形成的掩埋氧化物或BOX層。在一個實施例中，溝槽739形成 為從主表面128延伸穿過異質(zhì)結(jié)構(gòu)113進(jìn)入部分半導(dǎo)體區(qū)域112,但是留下部分半導(dǎo)體區(qū)域 112在介電層741上方。在一些實施例中，可以使用光掩模技術(shù)和離子注入和擴(kuò)散或退火技 術(shù)來形成η型區(qū)732和P-型區(qū)733,鄰近介電層741并鄰近溝槽739的底表面。在可選實施例 中，箝位器件730可以使用設(shè)置成例如靠近介電層741的多晶硅層來形成。
[0075]在隨后的步驟中，可以用介電區(qū)746填充溝槽739。在一個實施例中，介電材料746 可以是氧化硅、氮化硅、氮化鋁、其組合，或者其它對本領(lǐng)域一般技術(shù)人員已知的絕緣材料。 接下來，可以使用光刻和蝕刻技術(shù)來形成延伸穿過介電區(qū)746到第一 η型區(qū)732的溝槽839并 且形成延伸到另一個η型區(qū)732,如圖8中所示。在一些實施例中，異質(zhì)結(jié)構(gòu)113的暴露部分可 以用介電層744來絕緣?？梢杂脤?dǎo)電材料120填充溝槽839和939,隨后形成漏極電極712和第 二電極713。
[0076]由于箝位器件731的電流通道與有源器件的電流通道并聯(lián)，III-V族晶體管結(jié)構(gòu) 700不同于先前的實施例。然而，箝位器件731的電流通道是有利地與有源器件的電流通道 橫向分離的（即，這兩條電流通道不重疊），從而減少兩條通道之間的任何相互作用。在級聯(lián) 開關(guān)配置中，第二電極713可以電連接到常關(guān)娃MOSFET器件的源極電極，并且可以進(jìn)一步連 接到接地節(jié)點。應(yīng)當(dāng)理解的是，導(dǎo)電電極120可以與漏極電極712和第二電極713是相同的材 料或不同的材料。
[0077]圖9示出了依據(jù)進(jìn)一步的實施例的具有箝位器件730的III-V族晶體管結(jié)構(gòu)或器件 900的部分剖視圖。III-V族晶體管結(jié)構(gòu)900類似于III-V族晶體管結(jié)構(gòu)700,下文將僅描述不 同之處。具體在III-V族晶體管結(jié)構(gòu)900中，溝槽1039在靠近襯底110的摻雜區(qū)111蝕刻，以便 放置導(dǎo)電電極920靠近電極136。在一些實施例中，高度摻雜區(qū)911可以形成在靠近襯底110 的主表面190來增進(jìn)電極920和電極136之間的接觸。在此實施例中，第二電極713有選擇地 由電極136排除，為箝位器件730提供陽極電極。更進(jìn)一步地，此實施例提供了具有與有源器 件的電流通道橫向間隔開的水平電流通道（即，這兩條電流通道不重疊）的箝位器件，從而 減少兩條通道之間的任何相互作用。
[0078] 現(xiàn)轉(zhuǎn)至圖10-13,描述了具有集成的箝位器件的可選實施例，其中箝位器件具有降 低的反向恢復(fù)性能并進(jìn)一步促進(jìn)將襯底電連接到接地。更具體地，當(dāng)使用箝位二極管來提 供雪崩能力，二極管可以引起反向恢復(fù)時間，在一些應(yīng)用中造成開關(guān)損失。本實施例配置成 除其它方面以外解決這樣的反向恢復(fù)損失。
[0079] 圖10示出了依據(jù)一個實施例的級聯(lián)開關(guān)結(jié)構(gòu)70的電路原理圖，該結(jié)構(gòu)具有常開器 件，例如III-V族晶體管結(jié)構(gòu)或器件71，常關(guān)器件，例如娃MOSFET器件72，第一二極管706，第 二二極管707，第三二極管708，和第四二極管709。更具體地，依據(jù)本實施例，級聯(lián)開關(guān)結(jié)構(gòu) 70是具有降低的反向恢復(fù)限制的雪崩能力的實施例。依據(jù)一個實施例，III-V族晶體管結(jié)構(gòu) 71與二極管706-709集成在同一個半導(dǎo)體區(qū)域中，以便提供具有降低的反向恢復(fù)性能的集 成結(jié)構(gòu)710。在級聯(lián)開關(guān)結(jié)構(gòu)70的可選實施例中，二極管707和二極管708可以在III-V族晶 體管器件71和娃MOSFET器件72的外部放置在背對背配置中，從而提供分離的實施例711。在 這個可選的實施例中，二極管706和二極管709可被有選擇地排除。在可選的實施例中，二極 管707的陰極配置成電連接到III-V族晶體管器件71的漏極12;二極管707的陽極電連接到 二極管708的陽極；以及二極管708的陰極電連接到接地節(jié)點15和/或硅MOSFET器件72的源 極23。
[0080] 圖11示出了依據(jù)一個實施例的集成結(jié)構(gòu)710的部分剖視圖。III-V族晶體管結(jié)構(gòu)71 類似于例如III-V族晶體管結(jié)構(gòu)303,并且是在有源上焊結(jié)的配置的另一個范例。下文將僅 描述III-V族晶體管71和III-V族晶體管結(jié)構(gòu)303之間的不同之處。在III-V族晶體管71中， 漏極指狀物1233可以比在III-V族晶體管結(jié)構(gòu)303中的漏極指狀物123更寬，以便溝槽139和 導(dǎo)電電極12 0與III - V族晶體管結(jié)構(gòu)71的有源區(qū)的橫向間隔更大。更具體地，漏極指狀物 1233包括歐姆接觸2DEG區(qū)122的第一部分1234,接觸導(dǎo)電電極120的第二部分1235,和使得 第一部分1234與第二部分1235互連的第三部分1236。在可選實施例中，在III-V族晶體管結(jié) 構(gòu)71中的溝槽139可以比在III-V族晶體管結(jié)構(gòu)303中的窄。
[0081 ]在本實施例中，襯底Iio具有不同的配置，以便包含二極管706-709。應(yīng)當(dāng)理解的 是，本實施例的描述可以用于本文所述的其它III-V族晶體管結(jié)構(gòu)（例如其它漏極電極配 置）。在一個實施例中，具有η型導(dǎo)電性的摻雜區(qū)714橫向延伸跨過襯底100并與導(dǎo)電電極在 溝槽139的表面1390處電接觸。在實施例中，摻雜區(qū)714是η-/η/η+/η/η-區(qū)，并且可以使用外 延生長技術(shù)、埋層形成技術(shù)、離子注入和退火技術(shù)或者其它對本領(lǐng)域一般技術(shù)人員已知的 技術(shù)來形成。在一個實施例中，摻雜區(qū)714的η+鄰近導(dǎo)電電極120,并且摻雜濃度優(yōu)選地以預(yù) 先確定的方式離開導(dǎo)電電極120在朝著主表面128和190的兩個垂直方向延伸降低。
[0082]在本實施例中，半導(dǎo)體區(qū)域112包括部件1120和1121，其中每個都可以是如之前的 實施例中的本征摻雜和/或輕度摻雜P型。在一個實施例中，部件1120的厚度大于部件1121 的厚度，以便支撐具有比第二二極管707更大的擊穿電壓的第一二極管706。如在之前的實 施例中，摻雜區(qū)111可以摻雜成Ρ+/Ρ/Ρ-。依據(jù)本實施例，襯底110進(jìn)一步包括摻雜區(qū)719和摻 雜區(qū)721。更具體地，摻雜區(qū)719是η型，并且可以具有η+/η/η-摻雜分布，其中η+部分鄰近主 表面190,并且摻雜濃度以預(yù)先確定的方式從主表面190向內(nèi)降低。摻雜區(qū)721是ρ型區(qū)，并且 可以具有Ρ+/Ρ/Ρ-摻雜分布，其中P+部分鄰近種子層116,并且摻雜濃度以預(yù)先確定的方式 向主表面190降低?？梢允褂秒x子注入和退火技術(shù)、外延生長技術(shù)或其它對本領(lǐng)域一般技術(shù) 人員已知的技術(shù)來形成摻雜區(qū)721和719。如圖11中所示，摻雜區(qū)714,半導(dǎo)體區(qū)域1120和摻 雜區(qū)721界定第一二極管706;摻雜區(qū)714,半導(dǎo)體區(qū)域1121和摻雜區(qū)111界定第二二極管 707;并且摻雜區(qū)111和摻雜區(qū)719界定第三二極管708。依據(jù)本實施例，摻雜分布可以通過包 括但不限于多種箝位器件結(jié)構(gòu)或區(qū)域的期望的擊穿電壓的因素來確定。依據(jù)一個優(yōu)選的實 施例，第一二極管706的擊穿電壓大于第二二極管707的擊穿電壓，以便半導(dǎo)體襯底110和異 質(zhì)結(jié)構(gòu)113之間的界面保持為接地電位。
[0083]圖12示出了集成結(jié)構(gòu)710的另一部分的部分剖視圖，以便示出一個用于在集成結(jié) 構(gòu)710中放置第四二極管709的實施例。在一個實施例中，溝槽740設(shè)置成從主表面128延伸 穿過異質(zhì)結(jié)構(gòu)113進(jìn)入摻雜區(qū)721。在一個實施例中，沿溝槽739的側(cè)壁表面配備絕緣層。依 據(jù)本實施例，摻雜區(qū)設(shè)置成鄰近溝槽740的下表面，并且導(dǎo)電電極720設(shè)置在溝槽740之中并 且電接觸摻雜區(qū)733。在一個實施例中，摻雜區(qū)733是η型區(qū)，例如η+/η/η-摻雜區(qū)，其中η+部 分鄰近導(dǎo)電觸點720。摻雜濃度可以以預(yù)先確定的方式離開導(dǎo)電觸點720向下延伸降低?？?以使用離子注入和退火技術(shù)或其它對本領(lǐng)域一般技術(shù)人員已知的技術(shù)來形成摻雜區(qū)733， 并且摻雜區(qū)733可以方便地穿過溝槽740形成。依據(jù)本實施例，摻雜區(qū)733和摻雜區(qū)721界定 第四二極管709。如圖12中大致所示，柵極焊盤14電連接到導(dǎo)電電極720。在可選的實施例 中，如圖12中大致沿溝槽740的側(cè)壁741所示，沿溝槽740的側(cè)壁的絕緣層144可以被排除。在 此實施例中，使用例如之前描述的離子注入工藝在異質(zhì)結(jié)構(gòu)113的區(qū)域中去除2DEG溝道 121。當(dāng)不存在2DEG溝道121，泄漏和/或擊穿的問題被減少。
[0084]依據(jù)本實施例，第二二極管707是雪崩二極管，其配置成具有與III-V族晶體管結(jié) 構(gòu)71的額定電壓相比大致相同或較高的擊穿電壓。在一個實施例中，第三二極管708與第二 二極管707串聯(lián)，以便在例如UIS事件期間通過處于正向偏置來提供導(dǎo)電通道。當(dāng)III-V族晶 體管結(jié)構(gòu)71的漏極電極12承受負(fù)偏壓，第二二極管707被第三二極管708阻止進(jìn)入正向偏壓 條件。這樣，依據(jù)本實施例，第三二極管708的擊穿電壓被選擇為高于在特定應(yīng)用中級聯(lián)系 統(tǒng)的漏極要遭受的最高或峰值負(fù)電壓。峰值負(fù)漏極電壓由有源級聯(lián)開始導(dǎo)電的電壓確定。 在一個實施例中，第二二極管707和第三二極管708配置成串聯(lián)，以便形成浮動基極η-ρ-η雙 極型晶體管。為防止此雙極型晶體管轉(zhuǎn)變，配置摻雜區(qū)111來減少來自發(fā)射極的載流子并顯 著降低增益。在一個實施例中，半導(dǎo)體區(qū)域1121也幫助降低雙極型晶體管的增益。在一些實 施例中，第三二極管708不需要與第二二極管707相同的面積。由于第三二極管708被正向偏 置以便在UIS事件期間提供導(dǎo)電通道，這樣的事件類似于對p-n/p-i-n二極管的浪涌事件。 這樣，第三二極管708的尺寸或表面面積可以做成小于第二二極管707。本實施例的這個特 征幫助減少來自第二二極管707和三二極管708對級聯(lián)系統(tǒng)700的總電容貢獻(xiàn)，從而顯著減 少對系統(tǒng)性能的影響。
[0085]在一個實施例中，增加第一二極管706以利于將襯底110/異質(zhì)結(jié)構(gòu)113的界面置于 接地電位。應(yīng)當(dāng)注意的是，在一些實施例中，第一二極管706和第四二極管709對于給系統(tǒng)提 供UIS能力不是必要的。然而，在需要或期望襯底110接地或靠近接地電位放置的實施例中， 遂可增加第一二極管706和第四二極管709。在一個實施例中，第一二極管706設(shè)計為具有與 第二二極管707相比較高的擊穿電壓，以便第一二極管706在UIS事件中不擊穿。當(dāng)漏極電壓 在級聯(lián)系統(tǒng)70中變?yōu)樨?fù)值，第一二極管706可以被正向偏置，并且為了防止反向恢復(fù)，第四 二極管709配置成阻止任何導(dǎo)電通道，因此不存在反向恢復(fù)從而改進(jìn)系統(tǒng)的反向恢復(fù)損失。 [0086]圖13示出了依據(jù)另一個實施例的具有集成箝位器件830的III-V族晶體管結(jié)構(gòu)或 器件800的部分剖視圖FIG JII-V族晶體管結(jié)構(gòu)800類似于例如III-V族晶體管結(jié)構(gòu)303和 71，下文將僅描述不同之處。具體地，襯底110在III-V族晶體管器件800中不同，并且配置成 包括箝位結(jié)構(gòu)830，箝位結(jié)構(gòu)830電連接到溝槽139中的導(dǎo)電電極120和漏極電極1233，并且 電連接到在襯底110的主表面190上的導(dǎo)電電極136。在本實施例中，箝位器件830包括多個 背對背連接的p-n二極管。依據(jù)本實施例，在具有與III-V族晶體管器件800的額定擊穿電壓 相比較高的擊穿電壓的背對背p-n二極管配置中配備多個η型區(qū)844和多個p型區(qū)846。可以 使用離子注入和退火技術(shù)、外延生長技術(shù)或其它對本領(lǐng)域一般技術(shù)人員已知的技術(shù)來形成 區(qū)域844和846。
[0087]依據(jù)本實施例，箝位器件830配置成在UIS事件過程中擊穿，并且為III-V族晶體管 結(jié)構(gòu)800提供雪崩能力。本實施例進(jìn)一步包括摻雜區(qū)821，其可以是ρ型區(qū)，例如在其它實施 例中所述的ρ+/ρ/ρ-區(qū)。在本實施例中，包含摻雜區(qū)821以便有利于將異質(zhì)結(jié)構(gòu)113與襯底 110之間的界面置為級聯(lián)系統(tǒng)的源極電位。依據(jù)本實施例，由摻雜區(qū)821和半導(dǎo)體區(qū)域112形 成的二極管配置成具有比箝位器件830更高的擊穿電壓。作為范例，可以以圖12中所示相似 的方式使用在柵極電極14與摻雜區(qū)821之間的溝槽電極來促進(jìn)與摻雜區(qū)821的接觸。摻雜區(qū) 733也可以包含在柵極溝槽觸點中，以便減少在摻雜區(qū)821和半導(dǎo)體區(qū)域112之間的二極管 的任何反向恢復(fù)。在一個實施例中，η型區(qū)844和ρ型區(qū)846可以使用一個或多個介電區(qū)沿 III-V族晶體管器件800的一個或多個邊緣來終結(jié)。
[0088]現(xiàn)轉(zhuǎn)至圖14,其示出了依據(jù)附加實施例的III-V族晶體管結(jié)構(gòu)1400的部分剖視圖。 具體地，結(jié)構(gòu)1400示出了可以與前述實施例使用的用于終結(jié)箝位器件的范例邊緣終結(jié)結(jié)構(gòu) 1402和1404。在一個實施例中，邊緣終結(jié)結(jié)構(gòu)1402包括設(shè)置成從主表面190向襯底110的內(nèi) 部部分延伸的溝槽或溝壕結(jié)構(gòu)1406。在一個實施例中，溝槽1406延伸經(jīng)過摻雜區(qū)111。邊緣 終結(jié)結(jié)構(gòu)1402進(jìn)一步包括介電區(qū)1408,例如氧化物、玻璃、光玻璃或其它對本領(lǐng)域技術(shù)人員 已知的介電材料。邊緣終結(jié)結(jié)構(gòu)1404包括設(shè)置成從主表面190向內(nèi)延伸的多個摻雜環(huán)1412。 在一個實施例中，摻雜環(huán)1412可以是設(shè)置成鄰近摻雜區(qū)111的邊緣1110的ρ型摻雜環(huán)。摻雜 環(huán)1412可以具有多種間隔、多種深度和/或多種橫向?qū)挾?。在一個實施例中，邊緣終結(jié)結(jié)構(gòu) 1404進(jìn)一步包括設(shè)置在主表面190之上或上方摻雜環(huán)1412所在的部分的介電層1414。在一 個實施例中，介電層1414可以包括氧化物、氮化物、聚酰亞胺、其組合或其它對本領(lǐng)域技術(shù) 人員已知的合適材料。
[0089] 本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，依據(jù)一個實施例，級聯(lián)開關(guān)結(jié)構(gòu)包括III-V族晶體管結(jié) 構(gòu)(例如，元件11，71)，其具有第一載流電極(例如，元件12)，第二載流電極(例如，元件13)， 和第一控制電極(例如，元件14)。半導(dǎo)體MOSFET器件(例如，元件21，72)包括電連接到第二 載流電極的第三載流電極(例如，元件22 )，電連接到第一控制電極的第四載流電極(例如， 元件23)，以及第二控制電極。第一二極管(例如，元件707)包括配置成電連接到負(fù)載并且電 連接到第一載流電極的第一陰極電極，以及電連接到第二二極管(例如，元件708)的第二陽 極的第一陽極電極，其中第二二極管具有電連接到第四載流電極的第二陰極，并且其中第 一二極管和第二二極管在背對背的配置中。在另一個實施例中，第一載流電極配置成接收 峰值負(fù)電壓，以及第二二極管配置成具有比峰值負(fù)電壓高的擊穿電壓。在進(jìn)一步的實施例 中，第一二極管具有比第二二極管高的擊穿電壓。在更進(jìn)一步的實施例中，第二二極管具有 比第一二極管小的表面面積。在另一個實施例中，第二二極管具有比第一二極管小的電容。
[0090] 鑒于以上全部，顯而易見新穎的具有UIS能力的結(jié)構(gòu)和做出該結(jié)構(gòu)的方法。除其他 特征外，還包括能夠提供雪崩保護(hù)并與III-V族晶體管結(jié)構(gòu)集成的結(jié)構(gòu)，以便提供增強(qiáng)的 UIS能力。除其它方面外，本實施例還提供將器件集成到級聯(lián)電路中的配置，以便避免成為 需要共包裝及其相應(yīng)成本和寄生問題的分離的方案。
[0091] 盡管本實用新型的主題以特定的優(yōu)選實施例和范例實施例描述，其中前面的附圖 和描述僅僅描寫主題的典型實施例，并且不應(yīng)因此看作限制其范疇。顯而易見，眾多替代方 案和變體對本領(lǐng)域技術(shù)人員是明顯的。例如，III-V族晶體管結(jié)構(gòu)的硅襯底可以具有多種濃 度不同的外延或摻雜層。此外，二極管可以通過在漏極區(qū)中的溝槽中的離子注入進(jìn)入襯底 形成n/p層來形成。進(jìn)一步地，肖特基箝位器件可以使用肖特基勢皇作為背側(cè)電極的一部分 或背側(cè)電極來提供，并且提供成具有襯底一個導(dǎo)電類型，例如η型導(dǎo)電性。更進(jìn)一步地，結(jié)構(gòu) 可使用獨立于形成二極管的區(qū)域的具有有源器件/溝道的區(qū)域。在其它實施例中，襯底可以 耦接到不同于接地的電位或者留為浮動的。
[0092] 如下文的權(quán)利要求反映的，實用新型的方面可以存在于少于單個前面公開的實施 例的全部特征。這樣，下文表達(dá)的權(quán)利要求由此在表達(dá)上結(jié)合到附圖詳細(xì)說明之中，其中每 條權(quán)利要求獨自作為本實用新型單獨的實施例。更進(jìn)一步地，盡管本文描述的一些實施例 包括一些不是在其它實施例中包括的特征，不同實施例的特征的組合是意在本實用新型的 范疇內(nèi)的，并且意在如本領(lǐng)域技術(shù)人員所理解地形成不同的實施例。
【主權(quán)項】
1. 一種級聯(lián)開關(guān)結(jié)構(gòu)，其特征在于，所述級聯(lián)開關(guān)結(jié)構(gòu)包括： III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極； 半導(dǎo)體MOSFET器件，具有電耦接到第二載流電極的第三載流電極、電耦接到第一控制 電極的第四載流電極和第二控制電極； 第一二極管，具有電耦接到第一載流電極的第一陰極電極和第一陽極電極；以及 第二二極管，具有電耦接到第一電極的第二陽極和電耦接到第四載流電極的第二陰 極。2. 如權(quán)利要求1所述的級聯(lián)開關(guān)結(jié)構(gòu)，其特征在于： 所述第一載流電極配置成接收峰值負(fù)電壓；以及 所述第二二極管配置成具有比峰值負(fù)電壓高的擊穿電壓。3. -種級聯(lián)開關(guān)結(jié)構(gòu)，其特征在于，所述級聯(lián)開關(guān)結(jié)構(gòu)包括： 常開III-V族晶體管結(jié)構(gòu)，具有第一載流電極、第二載流電極和第一控制電極； 常關(guān)半導(dǎo)體MOSFET器件，具有電耦接到第二載流電極的第三載流電極、電耦接到第一 控制電極的第四載流電極和第二控制電極；以及 箝位器件，具有電耦接到第一載流電極的第五載流電極和電耦接到第四載流電極的第 六載流電極，其中所述箝位器件和所述常開III-V族晶體管結(jié)構(gòu)集成在公共襯底中，并且其 中所述常開III-V族晶體管結(jié)構(gòu)為級聯(lián)開關(guān)結(jié)構(gòu)提供第一電流通道，并且其中所述箝位器 件為級聯(lián)開關(guān)結(jié)構(gòu)提供垂直于第一電流通道的第二電流通道。4. 如權(quán)利要求3所述的級聯(lián)開關(guān)結(jié)構(gòu)，其中所述常開III-V族晶體管結(jié)構(gòu)和所述箝位器 件包括： 半導(dǎo)體襯底，具有第一主表面和相對的第二主表面； 鄰近第一主表面的異質(zhì)結(jié)構(gòu)，所述異質(zhì)結(jié)構(gòu)包括： 溝道層；以及 在溝道層上方的勢皇層，其中所述公共襯底包括半導(dǎo)體襯底和異質(zhì)結(jié)構(gòu)； 所述第一載流電極設(shè)置成靠近溝道層的第一部分； 所述第二載流電極設(shè)置成靠近溝道層的第二部分并且與第一載流電極間隔開； 所述第六載流電極設(shè)置在半導(dǎo)體襯底的第二主表面上； 所述第一控制電極設(shè)置在第一載流電極和第二載流電極之間并且配置成控制在第一 載流電極和第二載流電極之間的第一電流通道； 所述第一載流電極包括溝槽電極，該溝槽電極延伸穿過異質(zhì)結(jié)構(gòu)進(jìn)入半導(dǎo)體襯底；以 及 所述箝位器件包括設(shè)置在半導(dǎo)體襯底中的一個或多個摻雜區(qū)。
【文檔編號】H01L27/06GK205542793SQ201620131891
【公開日】2016年8月31日
【申請日】2015年9月29日
【發(fā)明人】B·帕德瑪納伯翰, P·文卡特拉曼, Z·豪森, 劉春利, J·麥克唐納
【申請人】半導(dǎo)體元件工業(yè)有限責(zé)任公司