半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及半導(dǎo)體器件及其制造方法，更詳細(xì)而言設(shè)及作為具有千伏單位W上的 擊穿電壓的功率電子設(shè)備用半導(dǎo)體器件而適合的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002] 作為在功率電子設(shè)備中使用的半導(dǎo)體器件（W下有時(shí)稱為"功率半導(dǎo)體器件"）、 特別是擊穿電壓化reakdownvoltage)為100伏特W上的半導(dǎo)體器件，可W舉出二極管、 金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)型晶體管（Metal-Oxide-SemiconductorFieldEffect Transistor;簡(jiǎn)稱MOS陽(yáng)T)、絕緣柵雙極性晶體管（InsulatedGateBipolarTransistor; 簡(jiǎn)稱IGBT)。在該些半導(dǎo)體器件中，設(shè)置了用于保持耐壓性的終端構(gòu)造。
[0003] 例如，在相對(duì)半導(dǎo)體基板的厚度方向一方側(cè)的表面（W下有時(shí)稱為"基板表面"） 垂直地流過電流的半導(dǎo)體器件（W下有時(shí)稱為"縱型器件"）中，W包圍作為有源元件發(fā)揮 功能的區(qū)域（W下有時(shí)稱為"活性區(qū)域"）的方式設(shè)置終端構(gòu)造。
[0004] 終端構(gòu)造的功能在于，保持在活性區(qū)域與半導(dǎo)體器件的端部之間的基板表面所發(fā) 生的高電壓。通過設(shè)置終端構(gòu)造，從而首次實(shí)現(xiàn)了半導(dǎo)體器件的高耐壓性。
[0005] 作為半導(dǎo)體器件的擊穿電壓，有二極管的逆向擊穿電壓、W及晶體管的關(guān)態(tài)（OFF) 擊穿電壓。不論在哪一種情況下，都被定義為能夠切斷電流即不使電流流過的上限的電壓。
[0006] 在半導(dǎo)體器件切斷了電流的狀態(tài)下，耗盡層在半導(dǎo)體基板的內(nèi)部擴(kuò)大。通過該耗 盡層，能夠保持高電壓。如果超過擊穿電壓而施加電壓，則在半導(dǎo)體基板的內(nèi)部的電場(chǎng)集中 部分中產(chǎn)生雪崩擊穿。由此，耗盡層被破壞，流過短路電流。
[0007] 例如，在由低濃度N型半導(dǎo)體基板和高濃度P型注入層構(gòu)成的PN結(jié)二極管（W下 有時(shí)稱為"PIN二極管"）的情況下，在截止時(shí)，耗盡層大致擴(kuò)展到低濃度N型半導(dǎo)體基板。 通過該耗盡層，保持高電壓。通過高濃度P型注入層的端部具體而言外緣部中的電場(chǎng)集中 來限制擊穿電壓。
[0008] 因此，如果與高濃度P型注入層的端部鄰接而形成低濃度P型注入層，則耗盡層擴(kuò) 展到低濃度N型半導(dǎo)體基板和低濃度P型注入層該兩方。由此，高濃度P型注入層的端部 的電場(chǎng)被緩和，擊穿電壓得到提高。
[0009] 該低濃度P型注入層被稱為RESURF(Re化cedSurfaceField(降低表面電場(chǎng)）； 簡(jiǎn)稱RESURF)層、或者JTE(JunctionTerminationExtension(結(jié)終端擴(kuò)展））層。另外， 該樣的終端構(gòu)造被稱為RESURF構(gòu)造。
[0010] 在RESURF構(gòu)造中，耗盡層還擴(kuò)展到RESURF層。為了得到高耐壓性，期望RESURF 層W期望的電壓大致完全耗盡化至最表面。關(guān)于其條件，通過RESURF層的注入量、例如劑 量或者注入面密度來規(guī)定。
[0011] 在RESURF層整體的注入量是單一的情況下，最佳的注入量不依賴于半導(dǎo)體基板 的雜質(zhì)濃度，而是由構(gòu)成半導(dǎo)體基板的半導(dǎo)體材料來決定。例如，在娃（Si)中，最佳的注入 量是約lXl〇i2cnT2。在多類型4H的碳化娃（SiC)中，最佳的注入量是約lX10"cnT2。該些 最佳的注入量的值是注入了的雜質(zhì)的活性化率為100%時(shí)的值。該些最佳的注入量的值被 稱為RESURF條件。
[001引在RESURF構(gòu)造中，有W下的問題。在RESURF構(gòu)造中，為了得到高耐壓性，電場(chǎng)還 集中到RESURF層的外緣部。其結(jié)果，擊穿電壓提高由于RESURF層的外緣部中的雪崩擊穿 而被限制。目P，在利用RESURF構(gòu)造的擊穿電壓提高中有界限。
[0013] 例如，通過使RESURF層的注入量隨著朝向半導(dǎo)體基板的外側(cè)逐漸減少，從而避免 該個(gè)問題（例如參照非專利文獻(xiàn)1W及專利文獻(xiàn)1)。通過該樣設(shè)為RESURF層的注入量逐 漸減少的構(gòu)造，電場(chǎng)集中點(diǎn)被分散到無數(shù)的部位，半導(dǎo)體內(nèi)部的最大電場(chǎng)被大幅降低。該樣 的RESURF層的構(gòu)造被稱為VLD(VariationofLateralDoping,橫向變滲雜）構(gòu)造。
[0014] 另外，有隨著朝向半導(dǎo)體基板的外側(cè)而階段性地降低了RESURF層的注入量的 RESURF構(gòu)造（例如參照專利文獻(xiàn)2W及專利文獻(xiàn)3)。通過使用該RESURF構(gòu)造，能夠得到 與非專利文獻(xiàn)1或者專利文獻(xiàn)1公開的使用VLD構(gòu)造的RESURF層的情況接近的效果。
[0015] 具體而言，在專利文獻(xiàn)2或者專利文獻(xiàn)3公開的RESURF構(gòu)造的情況下，電場(chǎng)集中 到高濃度P型注入層的外緣部、具有不同的注入量的RESURF層的邊界部、W及RESURF層的 最外緣部。因此，專利文獻(xiàn)2或者專利文獻(xiàn)3公開的利用RESURF構(gòu)造的電場(chǎng)緩和的效果與 非專利文獻(xiàn)1或者專利文獻(xiàn)1公開的使用VLD構(gòu)造的RESURF層的情況相比變差。但是，關(guān) 于專利文獻(xiàn)2或者專利文獻(xiàn)3公開的RESURF構(gòu)造，整體相比于單一的注入量的RESURF層， 半導(dǎo)體基板的內(nèi)部的最大電場(chǎng)降低與電場(chǎng)集中點(diǎn)被分散的程度相應(yīng)的量。
[0016] 專利文獻(xiàn)1;日本特開昭61-84830號(hào)公報(bào)
[0017] 專利文獻(xiàn)2;日本專利第3997551號(hào)公報(bào)
[0018] 專利文獻(xiàn)3;日本特表2000-516767號(hào)公報(bào)
[0019]非專利文獻(xiàn) 1;R.StenglandU.Gosele，"VARIATIONOFLATERALD0PING-ANEW CONCEPTTOAVOIDHI細(xì)VOLTAGEBREAKDOWNOFPLANARJUNCTIONS,"lEDM85,p.154， 1985.

【發(fā)明內(nèi)容】

[0020] 如W上所述，非專利文獻(xiàn)1W及專利文獻(xiàn)1~3公開的w往技術(shù)的RESURF構(gòu)造是 RESURF層的注入量隨著朝向半導(dǎo)體基板的外周端部而減少的構(gòu)造，對(duì)擊穿電壓提高有效。
[0021] 但是，在W往技術(shù)的RESURF構(gòu)造中，存在可得到高擊穿電壓的注入量（W下有時(shí) 稱為"最佳注入量"）的富余（Margin)狹小該樣的問題。如果最佳注入量的富余狹小，則易 于受到制造工藝的偏差的影響，所制造的產(chǎn)品中的注入量易于偏離最佳注入量。
[0022] 在注入量偏離了最佳注入量的產(chǎn)品中，存在W下的問題。如果注入量小于最佳注 入量，則在達(dá)到期望的電壓之前，RESURF層會(huì)完全耗盡化，在活性區(qū)域的外緣部中產(chǎn)生顯著 的電場(chǎng)集中，產(chǎn)生雪崩擊穿。另外，如果注入量大于最佳注入量，則RESURF層的內(nèi)偵U、即靠 近活性區(qū)域的區(qū)域不會(huì)耗盡化至最表面，而保持著在基板表面發(fā)生的高電壓的區(qū)域變窄， 擊穿電壓降低。因此，注入量偏離了最佳注入量的產(chǎn)品成為不良品。
[0023] 如果該樣最佳注入量的富余狹小，則易于受到制造工藝的偏差的影響，注入量易 于偏離最佳注入量，所W易于導(dǎo)致成品率的降低、即良品率的降低。
[0024] 本發(fā)明的目的在于提供一種不易受到制造工藝的偏差所致的影響而能夠W比較 高的成品率來制造的半導(dǎo)體器件及其制造方法。
[0025] 本發(fā)明的半導(dǎo)體器件的特征在于，具備：第一導(dǎo)電類型的半導(dǎo)體基板；第二導(dǎo)電 類型的活性區(qū)域，在所述半導(dǎo)體基板的厚度方向一方側(cè)的表面部?jī)?nèi)，從所述半導(dǎo)體基板的 外周緣部隔離地形成；W及電場(chǎng)緩和層，在所述半導(dǎo)體基板的厚度方向一方側(cè)的表面部?jī)?nèi)， 從所述活性區(qū)域的外周緣部朝向所述半導(dǎo)體基板的外周緣部，W圍繞所述活性區(qū)域的方式 環(huán)狀地形成，所述電場(chǎng)緩和層具備；多個(gè)高濃度雜質(zhì)層，相互隔開間隔，W圍繞所述活性區(qū) 域的方式形成，并含有第二導(dǎo)電類型的雜質(zhì)；W及多個(gè)低濃度雜質(zhì)層，W圍繞各所述高濃度 雜質(zhì)層的方式形成，W比所述高濃度雜質(zhì)層低的濃度含有所述第二導(dǎo)電類型的雜質(zhì)，所述 高濃度雜質(zhì)層之中的在所述電場(chǎng)緩和層的徑向上形成于最內(nèi)側(cè)的最內(nèi)側(cè)高濃度雜質(zhì)層與 所述活性區(qū)域相接或者一部分重疊地形成，圍繞所述最內(nèi)側(cè)高濃度雜質(zhì)層的所述低濃度雜 質(zhì)層與圍繞比所述最內(nèi)側(cè)高濃度雜質(zhì)層形成于所述徑向的更外側(cè)的其他所述高濃度雜質(zhì) 層的所述低濃度雜質(zhì)層中的至少一個(gè)相連而形成，所述高濃度雜質(zhì)層彼此的間隔隨著從所 述活性區(qū)域朝向所述半導(dǎo)體基板的外周緣部而變大。
[0026] 在本發(fā)明的半導(dǎo)體器件的制造方法中，該半導(dǎo)體器件具備；第一導(dǎo)電類型的半導(dǎo) 體基板；第二導(dǎo)電類型的活性區(qū)域，在所述半導(dǎo)體基板的厚度方向一方側(cè)的表面部，從所述 半導(dǎo)體基板的外周緣部隔離地形成；W及電場(chǎng)緩和層，從所述活性區(qū)域的外周緣部朝向所 述半導(dǎo)體基板的外周緣部，W圍繞所述活性區(qū)域的方式環(huán)狀地形成，所述半導(dǎo)體器件的制 造方法的特征在于，具備；掩模形成工序，在所述半導(dǎo)體基板的厚度方向一方側(cè)的表面部 上，形成注入掩模，在該注入掩模中在徑向上相互隔開間隔而形成了圍繞與形成所述活性 區(qū)域的區(qū)域?qū)?yīng)的部分的多個(gè)開口部；離子注入工序，經(jīng)由所述注入掩模向所述半導(dǎo)體基 板離子注入所述第二導(dǎo)電類型的雜質(zhì)，從而形成高濃度雜質(zhì)層；W及熱處理工序，通過對(duì)離 子注入了所述第二導(dǎo)電類型的雜質(zhì)的所述半導(dǎo)體基板進(jìn)行熱處理，形成圍繞所述高濃度雜 質(zhì)層的低濃度雜質(zhì)層，在所述掩模形成工序中，W使所述徑向上的所述開口部彼此的間隔 隨著從與形成所述活性區(qū)域的區(qū)域?qū)?yīng)的部分朝向與所述半導(dǎo)體基板的外周緣部對(duì)應(yīng)的 部分而變大的方式，形成所述注入掩模，在結(jié)束了所述熱處理工序的時(shí)間點(diǎn)，所述高濃度雜 質(zhì)層之中的在所述電場(chǎng)緩和層的徑向上形成于最內(nèi)側(cè)的最內(nèi)側(cè)高濃度雜質(zhì)層與所述活性 區(qū)域相接或者一部分重疊地形成，圍繞所述最內(nèi)側(cè)高濃度雜質(zhì)層的所述低濃度雜質(zhì)層與圍 繞比所述最內(nèi)側(cè)高濃度雜質(zhì)層形成于所述徑向的更外側(cè)的其他所述高濃度雜質(zhì)層的所述 低濃度雜質(zhì)層中的至少一個(gè)相連而形成。
[0027] 根據(jù)本發(fā)明的半導(dǎo)體器件，在第一導(dǎo)電類型的半導(dǎo)體基板的厚度方向一方側(cè)的表 面部?jī)?nèi)，從半導(dǎo)體基板的外周緣部隔離地形成第二導(dǎo)電類型的活性區(qū)域。從該活性區(qū)域的 外周緣部朝向半導(dǎo)體基板的外周緣部，W圍繞活性區(qū)域的方式形成環(huán)狀的電場(chǎng)緩和層。電 場(chǎng)緩和層具備相互隔開間隔W圍繞活性區(qū)域的方式形成的多個(gè)高濃度雜質(zhì)層、和W圍繞各 高濃度雜質(zhì)層的方式形成的多個(gè)低濃度雜質(zhì)層。低濃度雜質(zhì)層相比于高濃度雜質(zhì)層，第二 導(dǎo)電類型的雜質(zhì)的濃度更低。在電場(chǎng)緩和層的徑向上形成于最內(nèi)側(cè)的最內(nèi)側(cè)高濃度雜質(zhì)層 與活性區(qū)域相接或者一部分重疊地形成。圍繞最內(nèi)側(cè)高濃度雜質(zhì)層的低濃度雜質(zhì)層與圍繞 比最內(nèi)側(cè)高濃度雜質(zhì)層形成于徑向的更外側(cè)的其他高濃度雜質(zhì)層的低濃度雜質(zhì)層中的至 少一個(gè)相連而形成。高濃度雜質(zhì)層彼此的間隔隨著從活性區(qū)域朝向半導(dǎo)體基板的外周緣部 而變大。
[0028] 通過該個(gè)結(jié)構(gòu)，在形成高濃度雜質(zhì)層W及低濃度雜質(zhì)層時(shí)，能夠使可實(shí)現(xiàn)具有比 較高的擊穿電壓的半導(dǎo)體器件的第二導(dǎo)電類型的雜質(zhì)的注入量的富余比較寬。由此，能夠 實(shí)現(xiàn)不易受到制造工藝的偏差所致的影響而能夠W比較高的成品率來制造的半導(dǎo)體器件。
[0029] 根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，在掩模形成工序中，在半導(dǎo)體基板的厚度 方向一方側(cè)的表面部上，形成注入掩模。在注入掩模中，在徑向上相互隔開間隔而形成圍繞 與形成活性區(qū)域的區(qū)域?qū)?yīng)的部分的多個(gè)開口部。經(jīng)由該注入掩模，在離子注入工序中， 向半導(dǎo)體基板離子注入第二導(dǎo)電類型的雜質(zhì)，形成高濃度雜質(zhì)層。離子注入了該第二導(dǎo)電 類型的雜質(zhì)的半導(dǎo)體基板在熱處理工序中被熱處理，形成圍繞高濃度雜質(zhì)層的低濃度雜質(zhì) 層。由此，從活性區(qū)域的外周緣部朝向半導(dǎo)體基板的外周緣部，W圍繞活性區(qū)域的方式，環(huán) 狀地形成具備高濃度雜質(zhì)層和低濃度雜質(zhì)層的電場(chǎng)緩和層。在結(jié)束了熱處理工序的時(shí)間 點(diǎn)，高濃度雜質(zhì)層中之的在電場(chǎng)緩和層的徑向上形成于最內(nèi)側(cè)的最內(nèi)側(cè)高濃度雜質(zhì)層與活 性區(qū)域相接或者一部分重疊地形成。圍繞最內(nèi)側(cè)高濃度雜質(zhì)層的低濃度雜質(zhì)層與圍繞比最 內(nèi)側(cè)高濃度雜質(zhì)層形成于徑向的更外側(cè)的其他高濃度雜質(zhì)層的低濃度雜質(zhì)層中的至少一 個(gè)相連而形成。通過該樣的電場(chǎng)緩和層，能夠?qū)崿F(xiàn)具有比較高的擊穿電壓的半導(dǎo)體器件。
[0030] 在掩模形成工序中，W使徑向上的開口部彼此的間隔隨著從與形成活性區(qū)域的區(qū) 域?qū)?yīng)的部分朝向與半導(dǎo)體基板的外周緣部對(duì)應(yīng)的部而變大的方式，形成注入掩模。由此， 能夠使可實(shí)現(xiàn)具有比較高的擊穿電壓的半導(dǎo)體器件的第二導(dǎo)電類型的雜質(zhì)的注入量的富 余比較寬。因此，能夠抑制制造工藝的偏差所致的影響，W比較高的成品率來制造具有比較 高的擊穿電壓的半導(dǎo)體器件。
[0031] 另外，通過在用于形成高濃度雜質(zhì)層的離子注入之后進(jìn)行熱處理來形成低濃度雜 質(zhì)層，所W無需為了形成低濃度雜質(zhì)層而進(jìn)行離子注入。另外，無需為了實(shí)現(xiàn)比較高的擊穿 電壓而在離子注入之后進(jìn)行長(zhǎng)時(shí)間的熱處理。因此，能夠容易地形成如上所述可實(shí)現(xiàn)比較 高的擊穿電壓的電場(chǎng)緩和層。
[0032] 本發(fā)明的目的、特征、方面化及優(yōu)點(diǎn)通過W下的詳細(xì)的說明和附圖將更加清楚。
【附圖說明】
[0033] 圖1是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1的結(jié)構(gòu)的俯視圖。
[0034] 圖2是從圖1的切割面線II-II觀察了的剖面圖。
[00巧]圖3是將本發(fā)明的第一實(shí)施方式中的半導(dǎo)體器件1的電場(chǎng)緩和層13的部分進(jìn)行 放大而示出的剖面圖。
[0036] 圖4是示出使用抗蝕劑掩模RM1進(jìn)行離子注入的狀態(tài)的剖面圖。
[0037] 圖5是示出電場(chǎng)緩和層13的形成結(jié)束了的階段的狀態(tài)的剖面圖。
[0038] 圖6是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的受主離子注入量的平面方 向分布的圖形。
[0039] 圖7是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與擊穿電壓的集合數(shù)依賴 性有關(guān)的仿真結(jié)果的圖形。
[0040] 圖8是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與電場(chǎng)的集合數(shù)依賴性有 關(guān)的仿真結(jié)果的圖形。
[0041] 圖9是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與擊穿電壓的注入量依賴 性有關(guān)的仿真結(jié)果的圖形。
[0042] 圖10是示出本發(fā)明的第一實(shí)施方式中的半導(dǎo)體器件1的表面受主濃度的平面方 向分布的圖形。
[0043] 圖11是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的電場(chǎng)分布的仿真結(jié)果的 圖形。
[0044] 圖12是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與注入量的富余有關(guān)的 仿真結(jié)果的圖形。
[0045] 圖13是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與注入量的富余有關(guān)的 仿真結(jié)果的圖形。
[0046] 圖14是示出W往技術(shù)的半導(dǎo)體器件中的與基板表面的耗盡層分布有關(guān)的仿真結(jié) 果的圖像。
[0047] 圖15是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與基板表面的耗盡層分 布有關(guān)的仿真結(jié)果的圖像。
[0048] 圖16是示出與純化膜表面的最大電場(chǎng)有關(guān)的仿真結(jié)果的圖形。
[0049] 圖17是示出W往技術(shù)的半導(dǎo)體器件中的與基板剖面的耗盡層分布有關(guān)的仿真結(jié) 果的圖像。
[0050] 圖18是示出W往技術(shù)的半導(dǎo)體器件中的與基板剖面的耗盡層分布有關(guān)的仿真結(jié) 果的圖像。
[0051] 圖19是示出W往技術(shù)的半導(dǎo)體器件中的與基板剖面的耗盡層分布有關(guān)的仿真結(jié) 果的圖像。
[0052] 圖20是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與基板剖面的耗盡層分 布有關(guān)的仿真結(jié)果的圖像。
[0053] 圖21是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與基板剖面的耗盡層分 布有關(guān)的仿真結(jié)果的圖像。
[0054] 圖22是示出本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件1中的與基板剖面的耗盡層分 布有關(guān)的仿真結(jié)果的圖像。
[0055] 圖23是示出與純化膜表面的最大電場(chǎng)有關(guān)的仿真結(jié)果的圖形。
[0056] 圖24是示出本發(fā)明的第二實(shí)施方式中的半導(dǎo)體器件2的結(jié)構(gòu)的俯視圖W及剖面 圖。
[0057] 圖25是示出使用抗蝕劑掩模M2進(jìn)行了離子注入的狀態(tài)的圖。
[005引圖26是示出電場(chǎng)緩和層70的形成結(jié)束了的階段的狀態(tài)的俯視圖W及剖面圖。
[0059] 圖27是示出本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件2中的與擊穿電壓的注入量依 賴性有關(guān)的仿真結(jié)果的圖形。
[0060] 圖28是示出本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件2中的與注入量的富余有關(guān)的 仿真結(jié)果的圖形。
[0061] 圖29是示出本發(fā)明的第S實(shí)施方式中的半導(dǎo)體器件3的結(jié)構(gòu)的剖面圖。
[0062] 圖30是示出將本發(fā)明的第S實(shí)施方式的半導(dǎo)體器件3應(yīng)用于擊穿電壓4500V等 級(jí)的Si的縱型PIN二極管時(shí)的仿真結(jié)果的圖形。
[0063] 圖31是示出將本發(fā)明的第S實(shí)施方式的半導(dǎo)體器件3應(yīng)用于擊穿電壓4500V等 級(jí)的Si的縱型PIN二極管時(shí)的仿真結(jié)果的圖形。
[0064] 圖32是示出本發(fā)明的第四實(shí)施方式中的半導(dǎo)體器件4的結(jié)構(gòu)的俯視圖W及剖面 圖。
[0065] 圖33是示出將本發(fā)明的第四實(shí)施方式的半導(dǎo)體器件4應(yīng)用于擊穿電壓4500V等 級(jí)的Si的縱型PIN二極管時(shí)的仿真結(jié)果的圖形。
[0066]