碳化硅半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及碳化硅半導(dǎo)體器件，更特別地，涉及包括柵電極的碳化硅半導(dǎo)體器件。
【背景技術(shù)】
[0002]近年來(lái)，為了使諸如MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的半導(dǎo)體器件能夠具有較高擊穿電壓、較低損耗并且能夠在高溫環(huán)境下使用，現(xiàn)在正在發(fā)展采用碳化硅作為構(gòu)成半導(dǎo)體器件的材料。碳化硅是與傳統(tǒng)上被廣泛用作構(gòu)成半導(dǎo)體器件的材料的硅相比具有較寬帶隙的寬帶隙半導(dǎo)體。因此，采用碳化硅作為構(gòu)成半導(dǎo)體器件的材料可實(shí)現(xiàn)半導(dǎo)體器件的較高擊穿電壓和減小的導(dǎo)通電阻。此外，采用碳化硅作為材料的半導(dǎo)體器件的優(yōu)點(diǎn)在于，與采用硅作為材料的半導(dǎo)體器件相比，在高溫環(huán)境下的使用性能降低的程度較小。
[0003]例如，BrettA.Hull 等人的“Performance of 60A, 1200V 4H_SiC DMOSFETs (60A、1200V 4H-SiC DMOSFET 的性能)”材料科學(xué)論壇(Materials Science Forum)，第 615-617卷，2009年，第749-752頁(yè))(NPDl)公開(kāi)了一種MOSFET，所述MOSFET具有形成在碳化硅襯底上的η型漂移區(qū)、一對(duì)阱區(qū)和柵絕緣膜。以上描述的文檔公開(kāi)了 MOSFET的特征導(dǎo)通電阻(specific on-resistance)在 VGS = 20V 下的值是 9mΩ cm2。
[0004]引用列表
[0005]非專利文獻(xiàn)
[0006]NPDl:Brett A.Hull 等人的“Performance of 60A, 1200V 4H_SiC DMOSFETs (60A、1200V 4H-SiC DMOSFET 的性能)”材料科學(xué)論壇(Materials Science Forum)，第 615-617卷，2009 年，第 749-752 頁(yè)。

【發(fā)明內(nèi)容】

[0007]技術(shù)問(wèn)題
[0008]然而，盡管以上描述的MOSFET的特征導(dǎo)通電阻低，為在VGS = 20V下的9mDcm2，但開(kāi)關(guān)特性不充分。
[0009]因此，本發(fā)明的目的是提供能夠改進(jìn)開(kāi)關(guān)特性的碳化硅半導(dǎo)體器件。
[0010]問(wèn)題的解決方案
[0011]通過(guò)悉心研宄，發(fā)明人得到下面的認(rèn)識(shí)并且實(shí)現(xiàn)了本發(fā)明。通常，在柵電壓大致是18V的情況下例如測(cè)量柵驅(qū)動(dòng)電壓下的特征導(dǎo)通電阻。然而，即使當(dāng)在最大柵電壓的情況下柵驅(qū)動(dòng)電壓下的特征導(dǎo)通電阻小時(shí)，如果在小于柵驅(qū)動(dòng)電壓的柵電壓下的特征導(dǎo)通電阻大，則當(dāng)施加低電壓時(shí)電流也變得難以流動(dòng)。換句話講，當(dāng)在低柵電壓下的特征導(dǎo)通電阻小時(shí)，在柵電壓從最小值變成最大值的瞬變區(qū)域中，特征導(dǎo)通電阻也變小，使得開(kāi)關(guān)損耗因此變小。
[0012]因此，在柵電壓最大的情況下柵驅(qū)動(dòng)電壓下的特征導(dǎo)通電阻以及瞬變區(qū)域中的電壓下的特征導(dǎo)通電阻減小直到柵電極達(dá)到柵驅(qū)動(dòng)電壓(換句話講，低于柵驅(qū)動(dòng)電壓的電壓)有效地改進(jìn)開(kāi)關(guān)特性。
[0013]根據(jù)本發(fā)明的一種碳化硅半導(dǎo)體器件具有碳化硅襯底、柵絕緣膜和柵電極。碳化硅襯底包括第一雜質(zhì)區(qū)、阱區(qū)和第二雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型，所述阱區(qū)接觸所述第一雜質(zhì)區(qū)并且具有與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型，所述第二雜質(zhì)區(qū)通過(guò)所述阱區(qū)與所述第一雜質(zhì)區(qū)分開(kāi)并且具有所述第一導(dǎo)電類型。所述柵絕緣膜接觸所述第一雜質(zhì)區(qū)和所述阱區(qū)。所述柵電極接觸所述柵絕緣膜并且相對(duì)于所述柵絕緣膜與所述阱區(qū)相對(duì)地布置。向所述柵電極施加的柵驅(qū)動(dòng)電壓的一半電壓下的特征導(dǎo)通電阻小于所述柵驅(qū)動(dòng)電壓下的所述特征導(dǎo)通電阻的兩倍。應(yīng)所述注意，柵驅(qū)動(dòng)電壓是碳化硅半導(dǎo)體器件的規(guī)范等中定義的并且驅(qū)動(dòng)碳化硅半導(dǎo)體器件所需的柵電壓。
[0014]根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件，向所述柵電極施加的柵驅(qū)動(dòng)電壓的一半電壓下的特征導(dǎo)通電阻小于所述柵驅(qū)動(dòng)電壓下的所述特征導(dǎo)通電阻的兩倍。由于這樣可減小柵電壓的瞬變區(qū)中的特征導(dǎo)通電阻，因此可改進(jìn)碳化硅半導(dǎo)體器件的開(kāi)關(guān)特性。
[0015]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，柵電壓的閾值電壓大于或等于所述柵驅(qū)動(dòng)電壓的5%。因此，可得到常閉碳化硅半導(dǎo)體器件。
[0016]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述柵驅(qū)動(dòng)電壓大于或等于1V且小于或等于20V。因此，可改進(jìn)在大于或等于1V且小于或等于20V的柵驅(qū)動(dòng)電壓下碳化硅半導(dǎo)體器件的開(kāi)關(guān)特性。
[0017]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述特征導(dǎo)通電阻是在室溫下測(cè)得的值。因此，可改進(jìn)室溫下的碳化硅半導(dǎo)體器件的開(kāi)關(guān)特性。
[0018]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述阱區(qū)與所述柵絕緣膜接觸的表面包括具有{0-33-8}的面取向的第一面。因此，可減小阱區(qū)與柵絕緣膜接觸的表面處的溝道電阻。因此，可減小特征導(dǎo)通電阻。
[0019]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述表面微觀地包括所述第一面。所述表面還微觀地包括具有{0-11-1}的面取向的第二面。因此，可進(jìn)一步減小阱區(qū)與柵絕緣膜接觸的表面處的溝道電阻。因此，可進(jìn)一步減小特征導(dǎo)通電阻。
[0020]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述表面的所述第一面和所述第二面包括具有{0-11-2}的面取向的復(fù)合面。因此，可進(jìn)一步減小阱區(qū)與柵絕緣膜接觸的表面處的溝道電阻。因此，可進(jìn)一步減小特征導(dǎo)通電阻。
[0021]優(yōu)選地，在上述的碳化硅半導(dǎo)體器件中，所述表面宏觀地具有相對(duì)于{000-1}面的62° ±10°的偏離角。因此，可進(jìn)一步減小阱區(qū)與柵絕緣膜接觸的表面處的溝道電阻。因此，可進(jìn)一步減小特征導(dǎo)通電阻。
[0022]本發(fā)明的有利效果
[0023]如從以上描述中清楚的，根據(jù)本發(fā)明，可提供能夠改進(jìn)開(kāi)關(guān)特性的碳化硅半導(dǎo)體器件。
【附圖說(shuō)明】
[0024]圖1是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的碳化硅半導(dǎo)體器件的構(gòu)造的剖視圖。
[0025]圖2是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造碳化硅半導(dǎo)體器件的方法的流程圖。
[0026]圖3是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造碳化硅半導(dǎo)體器件的方法的第一步驟的剖視圖。
[0027]圖4是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造碳化硅半導(dǎo)體器件的方法的第二步驟的剖視圖。
[0028]圖5是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造碳化硅半導(dǎo)體器件的方法的第三步驟的剖視圖。
[0029]圖6是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造碳化硅半導(dǎo)體器件的方法的第四步驟的剖視圖。
[0030]圖7是示意性表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的碳化硅半導(dǎo)體器件的碳化硅襯底的主表面的精細(xì)結(jié)構(gòu)的局部剖視圖。
[0031]圖8表示多晶型4H的六方晶體中的(000-1)面的晶體結(jié)構(gòu)。
[0032]圖9表示沿著圖8的線段IX-1X截取的(11_20)面的晶體結(jié)構(gòu)。
[0033]圖10表示(11-20)面上的圖7的復(fù)合面的表面附近的晶體結(jié)構(gòu)。
[0034]圖11表示從(01-10)面觀察的圖7的復(fù)合面。
[0035]圖12是表示針對(duì)執(zhí)行熱蝕刻的情況和不執(zhí)行熱蝕刻的情況中的每種、宏觀觀察的溝道表面相對(duì)于(000-1)面的角度和溝道迀移率之間的關(guān)系的一個(gè)示例的曲線圖。
[0036]圖13是表示溝道方向相對(duì)于〈0-11-2〉方向的角度和溝道迀移率之間的關(guān)系的一個(gè)示例的曲線圖。
[0037]圖14表示圖7的修改例。
[0038]圖15表示特征導(dǎo)通電阻和柵電壓之間的關(guān)系。
[0039]圖16表示溝道迀移率和柵電壓之間的關(guān)系。
【具體實(shí)施方式】
[0040]下文中，將參照附圖描述本發(fā)明的實(shí)施例。在以下的附圖中，相同或?qū)?yīng)的元件被分配相同的參考符號(hào)，將不再重復(fù)對(duì)其的描述。關(guān)于本說(shuō)明書(shū)的結(jié)晶學(xué)表示方法，單個(gè)取向用[]指示，群取向用〈> 指示，單個(gè)面用O指示，群面用{}指示。此外，雖然應(yīng)所述通過(guò)依據(jù)結(jié)晶學(xué)在數(shù)字上方添加(橫條)來(lái)指示負(fù)指數(shù)，但在本說(shuō)明書(shū)中在數(shù)字之前分配負(fù)號(hào)。為了描述角度，使用具有360度的總?cè)∠蚪堑南到y(tǒng)。
[0041]首先，將描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的作為碳化硅半導(dǎo)體器件的MOSFET的構(gòu)造。
[0042]參照?qǐng)D1，根據(jù)本實(shí)施例的MOSFET I主要包括碳化硅襯底10、柵絕緣膜15、柵電極27、源電極16和漏電極20。
[0043]碳化硅襯底10由例如多晶型4H的六方晶體碳化硅制成并