的復(fù)合面SQ。因此，可進(jìn)一步減小與柵絕緣膜15接觸的阱區(qū)13的第二表面1d中的溝道電阻。因此，可進(jìn)一步減小特征導(dǎo)通電阻。
[0092]另外，根據(jù)本實(shí)施例的MOSFET 1，第二表面1d具有相對(duì)于{000-1}面的62° ±10°的偏離角。因此，可進(jìn)一步減小與柵絕緣膜15接觸的阱區(qū)13的第二表面1d中的溝道電阻。因此，可進(jìn)一步減小特征導(dǎo)通電阻。
[0093]示例I
[0094]研宄根據(jù)本發(fā)明的示例I和比較示例I的MOSFET I中的每個(gè)的特征導(dǎo)通電阻和柵電壓之間的關(guān)系。
[0095]首先，以與除了下面幾點(diǎn)之外與第一實(shí)施例中描述的方法相同的方式，制造根據(jù)本發(fā)明的示例I和比較示例I的MOSFET 1本發(fā)明的示例I和比較示例I的MOSFET I的碳化娃襯底10的第一主表面1a被設(shè)置成分別具有(0-33-8)面和(0001)面。本發(fā)明的不例I和比較示例I的MOSFET I的阱區(qū)13的雜質(zhì)濃度被分別設(shè)置成5 X 117CnT3和3 X 10 16cnT3。此外，本發(fā)明的示例I和比較示例I的各MOSFET I的溝道長(zhǎng)度被設(shè)置成I μπι。另外，本發(fā)明的示例I和比較示例I的MOSFET I的各柵絕緣膜15的厚度被設(shè)置成45nm。
[0096]接下來(lái)，在變化柵電壓的同時(shí)，測(cè)量在上述方法中制造的本發(fā)明的示例I和比較示例I的各MOSFET I的特征導(dǎo)通電阻。在圖15中示出結(jié)果。
[0097]在圖15中，橫軸表不柵電壓(V)，豎軸表不特征導(dǎo)通電阻(mDcm2)。如圖15中所示，當(dāng)柵電壓是18V(柵驅(qū)動(dòng)電壓)時(shí)，比較示例I的特征導(dǎo)通電阻是大約llmDcm2，當(dāng)柵電壓是9V(柵驅(qū)動(dòng)電壓的一半電壓)時(shí)，比較示例I的特征導(dǎo)通電阻是大約31mQcm2。在比較示例中，針對(duì)向柵電極27施加的柵驅(qū)動(dòng)電壓的一半電壓(9V)的特定電阻比針對(duì)柵驅(qū)動(dòng)電壓(18V)的特征導(dǎo)通電阻大大約2.8倍。另一方面，當(dāng)柵電壓是18V時(shí)，本發(fā)明的示例I的特征導(dǎo)通電阻是大約4mDcm2，當(dāng)柵電壓是9V時(shí)，本發(fā)明的示例I的特征導(dǎo)通電阻是大約6mQcm2。針對(duì)向柵電極27施加的柵驅(qū)動(dòng)電壓的一半電壓(9V)的特定電阻比針對(duì)柵驅(qū)動(dòng)電壓(18V)的特征導(dǎo)通電阻大大約1.5倍。
[0098]相比于本發(fā)明的示例1，比較示例I具有取決于特征導(dǎo)通電阻的較大柵電壓。因此，當(dāng)柵電壓具有大約9V的低值時(shí)，比較示例I具有大約31mQcm2的高特征導(dǎo)通電阻，另一方面，另外，當(dāng)柵電壓具有大約9V的低值時(shí)，本發(fā)明的示例I可保持大約6mDcm2的低特征導(dǎo)通電阻。
[0099]根據(jù)以上描述，經(jīng)確認(rèn)，在本發(fā)明的示例I的MOSFET I中，電壓(9V)即向柵電極27施加的柵電壓的一半下的特征導(dǎo)通電阻小于柵驅(qū)動(dòng)電壓(18V)下的特征導(dǎo)通電阻的兩倍。
[0100]考慮到，如上所述的比較示例I和本發(fā)明的示例I中的取決于特征導(dǎo)通電阻的柵電壓的差異是因碳化硅襯底10和柵絕緣膜15之間的界面處捕獲的電荷造成的。在MOSFETI中，通過(guò)施加?xùn)烹妷翰⑶以谔蓟枰r底10和柵絕緣膜15之間的界面處形成溝道區(qū)CH，控制電流的通/斷。如果施加的柵電壓沒(méi)有有效用于形成溝道區(qū)CH，則特征導(dǎo)通電阻變高。本發(fā)明的示例I具有比比較示例I的界面態(tài)密度低的界面態(tài)密度。因此，在本發(fā)明的示例I中，施加的柵電壓有效用于形成溝道區(qū)CH。結(jié)果，特征導(dǎo)通電阻的變化相對(duì)于柵電壓變小。換句話講，由于在比較示例I中捕獲了許多電荷，因此柵電壓沒(méi)有有效用于形成溝道區(qū)CH。
[0101]示例2
[0102]研宄根據(jù)本發(fā)明的示例2、3和比較示例2的各MOSFET I的溝道迀移率和柵電壓之間的關(guān)系。
[0103]首先，以與除了下面幾點(diǎn)之外與第一實(shí)施例中描述的方法相同的方法，制造根據(jù)本發(fā)明的示例2、3和比較示例2的MOSFET I。根據(jù)本發(fā)明的示例2、3和比較示例2的MOSFET I的阱區(qū)13的雜質(zhì)濃度被分別設(shè)置成5X 1017cnT3、lX 118Cm'5 X 1016cnT3。
[0104]接下來(lái)，在變化柵電壓的同時(shí)，測(cè)量在上述方法中制造的本發(fā)明的示例2、3和比較示例I的各MOSFET I的溝道迀移率。在圖16中示出結(jié)果。
[0105]在圖16中，橫軸表不柵電壓(V)，豎軸表不溝道迀移率(cm2/Vs)。如圖16中所不，比較示例2的MOSFET的閾值電壓是0V，15V的柵電壓下的溝道迀移率是70cm2/Vs。本發(fā)明的示例2和3的MOSFET的閾值電壓分別是4V和5V。此外，本發(fā)明的示例2和3的MOSFET的閾值電壓分別是55cm2/Vs和47cm2/Vs。當(dāng)本發(fā)明的示例2和3的柵驅(qū)動(dòng)電壓是15V時(shí)，本發(fā)明的示例2和3的柵電壓的閾值電壓分別是大約27%和大約33%。
[0106]根據(jù)上文，經(jīng)確認(rèn)，本發(fā)明的示例2和3的MOSFET I的柵電壓的閾值電壓大于或等于5%。
[0107]要理解，本文中公開(kāi)的實(shí)施例和示例僅僅是例子，將不被當(dāng)作限制。本發(fā)明的范圍不受以上描述限制，而是受所附權(quán)利要求書的條款限制，并且旨在包括在等同于權(quán)利要求書條款的范圍和含義內(nèi)的任何修改形式。
[0108]參考符號(hào)列表
[0109] I MOSFET ；10碳化娃襯底；10a第一主表面；10b第二主表面；10c第一表面；1d第二表面；11基礎(chǔ)襯底；12漂移區(qū)；13阱區(qū)；14第二雜質(zhì)區(qū)；15柵絕緣膜；16源電極；17第一雜質(zhì)區(qū)；18 ρ+區(qū)；19源互連；20漏電極；21層間絕緣膜；23焊盤電極；27柵電極；SI第一面；S2第二面；SQ、SR復(fù)合面。
【主權(quán)項(xiàng)】
1.一種碳化娃半導(dǎo)體器件，包括: 碳化硅襯底，所述碳化硅襯底包括第一雜質(zhì)區(qū)、阱區(qū)和第二雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型，所述阱區(qū)接觸所述第一雜質(zhì)區(qū)并且具有與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型，所述第二雜質(zhì)區(qū)通過(guò)所述阱區(qū)與所述第一雜質(zhì)區(qū)分開(kāi)并且具有所述第一導(dǎo)電類型； 柵絕緣膜，所述柵絕緣膜接觸所述第一雜質(zhì)區(qū)和所述阱區(qū)；以及 柵電極，所述柵電極接觸所述柵絕緣膜并且相對(duì)于所述柵絕緣膜布置在所述阱區(qū)的相反側(cè)， 向所述柵電極施加的柵驅(qū)動(dòng)電壓的一半的電壓下的特征導(dǎo)通電阻小于所述柵驅(qū)動(dòng)電壓下的所述特征導(dǎo)通電阻的兩倍。
2.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體器件，其中柵電壓的閾值電壓大于或等于所述柵驅(qū)動(dòng)電壓的5%。
3.根據(jù)權(quán)利要求1或2所述的碳化硅半導(dǎo)體器件，其中所述柵驅(qū)動(dòng)電壓大于或等于1V且小于或等于20V。
4.根據(jù)權(quán)利要求1至3中的任一項(xiàng)所述的碳化硅半導(dǎo)體器件，其中所述特征導(dǎo)通電阻是在室溫下測(cè)得的值。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的碳化硅半導(dǎo)體器件，與所述柵絕緣膜接觸的所述阱區(qū)的表面包括具有{0-33-8}的面取向的第一面。
6.根據(jù)權(quán)利要求5所述的碳化硅半導(dǎo)體器件，其中所述表面微觀地包括所述第一面，并且所述表面還微觀地包括具有{0-11-1}的面取向的第二面。
7.根據(jù)權(quán)利要求6所述的碳化硅半導(dǎo)體器件，其中所述表面的所述第一面和所述第二面包括具有{0-11-2}的面取向的復(fù)合面。
8.根據(jù)權(quán)利要求7所述的碳化硅半導(dǎo)體器件，其中所述表面宏觀地具有相對(duì)于{000-1}面的62° ±10°的偏離角。
【專利摘要】一種碳化硅半導(dǎo)體器件(1)，具有碳化硅襯底(10)、柵絕緣膜(15)和柵電極(27)。碳化硅襯底(10)包括第一雜質(zhì)區(qū)(17)、阱區(qū)(13)和第二雜質(zhì)區(qū)(14)，第一雜質(zhì)區(qū)(17)具有第一導(dǎo)電類型，阱區(qū)(13)接觸第一雜質(zhì)區(qū)(17)并且具有與第一導(dǎo)電類型不同的第二導(dǎo)電類型，第二雜質(zhì)區(qū)(14)通過(guò)阱區(qū)(13)與第一雜質(zhì)區(qū)(17)分開(kāi)并且具有第一導(dǎo)電類型。柵絕緣膜(15)接觸第一雜質(zhì)區(qū)(17)和阱區(qū)(14)。柵電極(27)接觸柵絕緣膜(15)并且相對(duì)于柵絕緣膜(15)與阱區(qū)(14)相對(duì)布置。向柵電極(27)施加的柵驅(qū)動(dòng)電壓的一半電壓下的特征導(dǎo)通電阻小于所述柵驅(qū)動(dòng)電壓下的特征導(dǎo)通電阻的兩倍。因此，可提供能夠改進(jìn)開(kāi)關(guān)特性的碳化硅半導(dǎo)體器件(1)。
【IPC分類】H01L29-78, H01L29-12, H01L21-336
【公開(kāi)號(hào)】CN104756256
【申請(qǐng)?zhí)枴緾N201380056368
【發(fā)明人】日吉透, 增田健良, 和田圭司, 筑野孝
【申請(qǐng)人】住友電氣工業(yè)株式會(huì)社
【公開(kāi)日】2015年7月1日
【申請(qǐng)日】2013年11月6日
【公告號(hào)】WO2014097760A1